[發明專利]一種數字信號邊沿延時修正系統及方法

有效

• 申請號: 201610053887.X
• 申請日: 2016-01-26
• 公開（公告）號: CN105549487B
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 羅院龍;羅小兵
• 申請（專利權）人: 廣州龍之杰科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 廣州市華學知識產權代理有限公司44245
• 代理人: 黃磊

技術領域

本發明涉及數字信號處理領域，特別涉及一種數字信號邊沿延時修正系統及方法。

背景技術

在數字信號通信時，由于隔離電路或中繼電路的硬件特性，通信過程中電平信號通過中繼或隔離電路時會產生上升沿延時與下降沿延時不一致的現象，使信號高電平維持時間與低電平維持時間發生變化，進而導致信號失真。

以NPN三極管驅動電路為例，目前行業內一般會在基極電阻兩端并聯加速電容，增加三極管充電速度，加快上升沿速度；在基極與集電極之間接二極管，令三極管無法進入飽和區，從而加快下降沿速度。

然而此種方法的效果，受限制于加速電容的容抗和電阻的阻抗的正確選擇，而且僅能改善延時而無法徹底修復，無法解決在信號頻率較高、接收端對邊沿敏感或對占空比敏感的應用場景中出現的此種失真。且此種方法是針對三極管物理特性設計，無法解決在非三極管器件構成隔離電路或中繼電路的應用場景中出現的此種失真。

發明內容

本發明的目的在于克服現有技術的缺點與不足，提供一種基于軟件編程技術的，不增加硬件成本的，數字信號邊沿延時修正方法。

本發明的另一目的在于提供一種數字信號邊沿延時修正系統。

本發明的目的通過如下技術方案實現：一種數字信號邊沿延時修正方法，其特征在于包括以下步驟：

S1、在數字信號傳輸協議中定義一個包含特征識別信息和延時修正量的幀同步頭；

S2、從中繼電路或隔離電路接收數字信號，提取所述數字信號的上升沿和下降沿信息，并利用計數器對信號沿之間的時間間隔進行計數；

S3、實時監測所述計數器的計數值，通過同方向信號沿，即上升沿與上升沿，或下降沿與下降沿之間的計數值大小，判斷所述幀同步頭是否到來；

S4、檢測到所述幀同步頭后，利用不同方向信號沿，即上升沿與下降沿，或下降沿與上升沿之間的計數值大小，計算出應修正的大小和方向；

S5、根據計算出的應修正的大小和方向對信號進行大小和方向的修正。

所述計數器設置為雙計數器獨立工作，所述雙計數器分別對應數字信號的上升沿和下降沿工作。

所述幀同步頭，設置采用兩次電平跳變的間隔為所述數字信號比特周期的1.5倍的信號作為特征識別信息。

所述數字信號傳輸協議定義所述數字信號編碼為不歸零碼，即所述數字信號的一比特周期內信號跳變代表1，信號不變代表0；定義所述幀同步頭的第一個比特周期，信號第一次跳變，間隔1.5比特周期，信號第二次跳變，再間隔1比特周期，信號第三次跳變，再間隔1比特周期，信號第四次跳變，再間隔1.5比特周期，信號第五次跳變，幀同步頭結束；其中，兩次間隔1比特周期的跳變攜帶延時修正量。

本發明的另一目的通過以下的技術方案來實現：

一種數字信號邊沿延時修正系統，包括發送端主控芯片，中繼電路，接收端主控芯片；

在所述發送端主控芯片與所述接收端主控芯片之間的數字信號傳輸協議中定義一個包含特征識別信息和延時修正量的幀同步頭。

所述接收端主控芯片中包括：

輸入信號上升沿采集模塊和輸入信號下降沿采集模塊，分別采集輸入信號的上升沿和下降沿，并發送給計數器模塊；

計數器模塊，對所述信號沿之間的時間間隔進行計數，并將計數值發送給幀同步信號檢測模塊；

幀同步信號檢測模塊，根據所述數字信號傳輸協議規定和接收到的所述計數值，判斷所述幀同步頭是否到來，當檢測到所述幀同步頭特征信息時，按照所述數字信號傳輸協議的定義提取幀同步頭中的延時修正量，并發送給延時修正模塊；

延時修正模塊，根據接收到的所述延時修正量對所述輸入信號進行修正，使信號的上升沿和下降沿的延時相等，使修正后的信號的波形形狀與所述發送端主控芯片輸出信號的波形形狀一致。

所述接收端主控芯片為可編程邏輯器件或單片機。

所述輸入信號上升沿采集模塊、輸入信號下降沿采集模塊和計數器模塊在頻率高于輸入信號頻率兩倍的系統時鐘驅動下工作。

所述輸入信號上升沿采集模塊和輸入信號下降沿采集模塊對輸入信號的電平狀態敏感，通過輸入信號電平狀態的改變或維持判斷信號沿何時到來。

所述計數器模塊內部為雙計數器獨立工作，所述雙計數器分別對應數字信號的上升沿和下降沿工作。

所述數字信號傳輸協議，定義其中包含的所述幀同步頭以兩次電平跳變的間隔為所述數字信號比特周期的1.5倍的信號作為特征識別信息。