[發(fā)明專利]一種嵌入式存儲(chǔ)器的冗余結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201610052559.8
• 申請(qǐng)日: 2016-01-27
• 公開（公告）號(hào): CN105740105B
• 公開（公告）日: 2018-10-19
• 發(fā)明（設(shè)計(jì)）人: 徐彥峰;楊超;張偉;胡恩;張艷飛;湯賽楠
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第五十八研究所
• 主分類號(hào): G06F11/16
• 分類號(hào): G06F11/16;G06F11/20
• 代理公司: 無(wú)錫派爾特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

1.一種嵌入式存儲(chǔ)器，其特征在于，包括：正常數(shù)據(jù)存儲(chǔ)陣列（1），用于正常情況下的數(shù)據(jù)存儲(chǔ)；冗余存儲(chǔ)陣列（2），用于替換正常數(shù)據(jù)存儲(chǔ)陣列（1）中的故障列；MBIST控制器（3），用于控制正常數(shù)據(jù)存儲(chǔ)陣列和冗余存儲(chǔ)陣列的自檢測(cè)行為；MBIST地址發(fā)生器（4），用于產(chǎn)生自檢測(cè)狀態(tài)下的存儲(chǔ)器地址；MBIST數(shù)據(jù)發(fā)生器（5），用于產(chǎn)生自檢測(cè)狀態(tài)下的數(shù)據(jù)；MBIST校驗(yàn)?zāi)K（6），用于接收原始數(shù)據(jù)和讀出數(shù)據(jù)，并判斷正常數(shù)據(jù)存儲(chǔ)陣列和冗余存儲(chǔ)陣列是否正常；MBIST響應(yīng)模塊（7），所述MBIST響應(yīng)模塊（7）在MBIST控制器（3）和MBIST地址發(fā)生器（4）的控制下，根據(jù)MBIST校驗(yàn)?zāi)K（6）的檢測(cè)結(jié)果，決定是否進(jìn)行冗余替換操作；MBIST控制器（3）控制自檢測(cè)狀態(tài)下的MBIST地址發(fā)生器（4）和MBIST數(shù)據(jù)發(fā)生器（5），MBIST控制器（3）和MBIST地址發(fā)生器（4）一起控制MBIST校驗(yàn)?zāi)K（6）和MBIST響應(yīng)模塊（7）的工作；所述冗余存儲(chǔ)陣列（2）等同于正常數(shù)據(jù)存儲(chǔ)陣列（1）中的劃分單元，且冗余存儲(chǔ)陣列（2）能夠用來(lái)替換正常數(shù)據(jù)存儲(chǔ)陣列（1）中的故障劃分單元，故障劃分單元的行號(hào)為不大于劃分單元個(gè)數(shù)的任一整數(shù)；所述MBIST響應(yīng)模塊在MBIST控制器和MBIST地址發(fā)生器的控制下，根據(jù)MBIST校驗(yàn)?zāi)K的檢測(cè)結(jié)果，決定是否進(jìn)行冗余替換操作，當(dāng)正常數(shù)據(jù)存儲(chǔ)陣列出現(xiàn)故障且冗余存儲(chǔ)陣列沒(méi)有故障時(shí)，MBIST響應(yīng)模塊控制存儲(chǔ)陣列進(jìn)行冗余替換操作，當(dāng)正常數(shù)據(jù)存儲(chǔ)陣列沒(méi)有故障且冗余存儲(chǔ)陣列出現(xiàn)故障時(shí)，MBIST響應(yīng)模塊控制存儲(chǔ)陣列不進(jìn)行冗余替換操作，當(dāng)正常數(shù)據(jù)存儲(chǔ)陣列出現(xiàn)故障且冗余存儲(chǔ)陣列出現(xiàn)故障時(shí)，MBIST響應(yīng)模塊控制存儲(chǔ)陣列不進(jìn)行冗余替換操作。

2.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器，其特征在于，所述正常數(shù)據(jù)存儲(chǔ)陣列（1）包括n個(gè)存儲(chǔ)列和m個(gè)劃分單元，且m小于n。

3.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器，其特征在于，所述MBIST控制器（3）具有優(yōu)先控制權(quán)，MBIST控制器（3）由內(nèi)部狀態(tài)機(jī)產(chǎn)生控制信號(hào)來(lái)控制自檢測(cè)狀態(tài)下MBIST地址發(fā)生器（4）和MBIST數(shù)據(jù)發(fā)生器（5）。

4.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器，其特征在于，所述MBIST地址發(fā)生器（4）由k個(gè)窄位寬計(jì)數(shù)器組合產(chǎn)生全位寬地址，k等于地址被劃分的段數(shù)。

5.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器，其特征在于，所述MBIST數(shù)據(jù)發(fā)生器（5）由MBIST控制器（3）和MBIST地址發(fā)生器（4）控制產(chǎn)生數(shù)據(jù)，且MBIST地址發(fā)生器（4）的低位地址作為數(shù)據(jù)變化的狀態(tài)機(jī)，MBIST控制器（3）控制數(shù)據(jù)的產(chǎn)生、停止和取反。

6.根據(jù)權(quán)利要求1所述的嵌入式存儲(chǔ)器，其特征在于，所述MBIST校驗(yàn)?zāi)K（6）在MBIST控制器（3）和MBIST地址發(fā)生器（4）的控制下，對(duì)正常數(shù)據(jù)存儲(chǔ)陣列（1）和冗余存儲(chǔ)陣列（2）進(jìn)行檢測(cè)，確定相應(yīng)存儲(chǔ)陣列是否異常，并將檢測(cè)結(jié)果傳遞給MBIST響應(yīng)模塊（7）。