[發明專利]一種嵌入式存儲器的冗余結構

有效

• 申請號: 201610052559.8
• 申請日: 2016-01-27
• 公開（公告）號: CN105740105B
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 徐彥峰;楊超;張偉;胡恩;張艷飛;湯賽楠
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G06F11/16
• 分類號: G06F11/16;G06F11/20
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種嵌入式存儲器，其特征在于，包括：正常數據存儲陣列（1），用于正常情況下的數據存儲；冗余存儲陣列（2），用于替換正常數據存儲陣列（1）中的故障列；MBIST控制器（3），用于控制正常數據存儲陣列和冗余存儲陣列的自檢測行為；MBIST地址發生器（4），用于產生自檢測狀態下的存儲器地址；MBIST數據發生器（5），用于產生自檢測狀態下的數據；MBIST校驗模塊（6），用于接收原始數據和讀出數據，并判斷正常數據存儲陣列和冗余存儲陣列是否正常；MBIST響應模塊（7），所述MBIST響應模塊（7）在MBIST控制器（3）和MBIST地址發生器（4）的控制下，根據MBIST校驗模塊（6）的檢測結果，決定是否進行冗余替換操作；MBIST控制器（3）控制自檢測狀態下的MBIST地址發生器（4）和MBIST數據發生器（5），MBIST控制器（3）和MBIST地址發生器（4）一起控制MBIST校驗模塊（6）和MBIST響應模塊（7）的工作；所述冗余存儲陣列（2）等同于正常數據存儲陣列（1）中的劃分單元，且冗余存儲陣列（2）能夠用來替換正常數據存儲陣列（1）中的故障劃分單元，故障劃分單元的行號為不大于劃分單元個數的任一整數；所述MBIST響應模塊在MBIST控制器和MBIST地址發生器的控制下，根據MBIST校驗模塊的檢測結果，決定是否進行冗余替換操作，當正常數據存儲陣列出現故障且冗余存儲陣列沒有故障時，MBIST響應模塊控制存儲陣列進行冗余替換操作，當正常數據存儲陣列沒有故障且冗余存儲陣列出現故障時，MBIST響應模塊控制存儲陣列不進行冗余替換操作，當正常數據存儲陣列出現故障且冗余存儲陣列出現故障時，MBIST響應模塊控制存儲陣列不進行冗余替換操作。

2.根據權利要求1所述的嵌入式存儲器，其特征在于，所述正常數據存儲陣列（1）包括n個存儲列和m個劃分單元，且m小于n。

3.根據權利要求1所述的嵌入式存儲器，其特征在于，所述MBIST控制器（3）具有優先控制權，MBIST控制器（3）由內部狀態機產生控制信號來控制自檢測狀態下MBIST地址發生器（4）和MBIST數據發生器（5）。

4.根據權利要求1所述的嵌入式存儲器，其特征在于，所述MBIST地址發生器（4）由k個窄位寬計數器組合產生全位寬地址，k等于地址被劃分的段數。

5.根據權利要求1所述的嵌入式存儲器，其特征在于，所述MBIST數據發生器（5）由MBIST控制器（3）和MBIST地址發生器（4）控制產生數據，且MBIST地址發生器（4）的低位地址作為數據變化的狀態機，MBIST控制器（3）控制數據的產生、停止和取反。

6.根據權利要求1所述的嵌入式存儲器，其特征在于，所述MBIST校驗模塊（6）在MBIST控制器（3）和MBIST地址發生器（4）的控制下，對正常數據存儲陣列（1）和冗余存儲陣列（2）進行檢測，確定相應存儲陣列是否異常，并將檢測結果傳遞給MBIST響應模塊（7）。