[發明專利]基于FPGA的磁通門微小信號檢測系統及方法

在審

• 申請號: 201610051030.4
• 申請日: 2016-01-26
• 公開（公告）號: CN105572606A
• 公開（公告）日: 2016-05-11
• 發明（設計）人: 宋新建;郭文博;詹承俊;張澤瀚;楊煜普
• 申請（專利權）人: 上海交通大學
• 主分類號: G01R33/04
• 分類號: G01R33/04
• 代理公司: 上海交達專利事務所 31201
• 代理人: 王毓理;王錫麟

技術領域

本發明涉及的是一種微弱磁場測量控制領域的技術，具體是一種基于FPGA的磁通 門微小信號檢測系統及方法。

背景技術

磁通門傳感器是一種測量磁場信息的傳感器，廣泛應用于微磁測量。磁通門現象 是一種普遍的電磁感應現象，當鐵芯磁導率隨激勵磁場強度發生變化時，輸出線圈的感應 電勢中就會出現隨環境磁場強度而變的偶次諧波分量。由于磁通門傳感器的感應線圈中的 輸出信號非常微弱，往往被噪聲信號淹沒，提取有用的二次諧波信號會非常的困難。

在現有的微弱信號檢測方法中，模擬鎖相放大器是一種廣泛應用的檢測方法，不 過由于其采用模擬電路來實現，受到電子器件的特性影響，會引進很多的噪聲，容易受到溫 漂的影響，且相關檢測器的積分時間有限，導致檢測精度受到限制。數字鎖相放大器的出現 克服了模擬鎖相放大器的一些缺點，極大地改善了鎖相放大器的性能。

發明內容

本發明針對現有技術存在的上述不足，提出一種基于FPGA的磁通門微小信號檢測 系統及方法。

本發明是通過以下技術方案實現的：

本發明涉及一種基于FPGA的磁通門微小信號檢測系統，包括：檢測模塊、處理模塊 和輸出模塊，其中：檢測模塊將磁通門信號轉化為數字信號傳送到處理模塊，該處理模塊處 理后得到二次諧波信號并傳送到輸出模塊。

所述的檢測模塊包括：磁通門傳感器、差分放大器以及帶通濾波器，其中：磁通門 傳感器、差分放大器和帶通濾波器依次串聯，帶通濾波器連有模數轉換器。

所述的處理模塊包括：直接數字頻率合成(DDS)發生器、數字相敏檢波器、第一低 通濾波器和運算處理器，其中：數字相敏檢波器、第一低通濾波器和運算處理器相連，數字 相敏檢波器另一端與模數轉換器相連，DDS發生器與磁通門傳感器相連。

所述的輸出模塊包括：液晶顯示器、數模轉換器和第二低通濾波器，其中：液晶顯 示器與所述運算處理器相連，數模轉換器分別與第二低通濾波器和運算處理器相連，第二 低通濾波器另一端經第二功率放大器與負載相連。

所述的處理模塊由現場可編程門陣列(FPGA)實現。

所述的帶通濾波器由低通濾波器和高通濾波器構成。

所述的磁通門微小信號檢測系統設有直流穩壓電源模塊。

本發明涉及上述系統的磁通門微小信號檢測方法，首先將頻率為f₀/2正弦波經功 率放大后對磁通門傳感器的激勵線圈進行飽和激勵，生成頻率為f₀磁通門信號，該磁通門 信號經濾波并進行模數(AD)轉換后，與兩路正交的參考信號進行互相關檢測得到二次諧波 信號及其幅值與相位，最后該二次諧波信號經數模(DA)轉換后帶動負載工作。

所述的磁通門微小信號檢測方法具體包括以下步驟：

1)產生頻率為f₀/2的正弦波信號并經功率放大后輸入激勵線圈；

2)感應線圈輸出頻率為的f₀磁通門信號并通過帶通濾波降低噪聲；

3)進行模數轉換將磁通門信號轉換為數字信號；

4)將磁通門信號與參考信號進行互相關檢測得到其中的二次諧波信號；

5)計算得到二次諧波信號的幅值與相位；

6)通過數模轉換，將二次諧波信號轉換為模擬信號帶動負載工作。

所述的f₀頻率范圍為10KHz～5MHz。

所述的兩路參考信號為r_s(k)和r_c(k)，其中：和其頻率都為f₀，n＝f_s/f₀，k＝0,1,...,(n×m-1)，f_s為采樣頻率，m為周期數。

所述的二次諧波信號的幅值相位為其中：

技術效果

與現有技術相比，本發明利用FPGA實現相關運算處理，減少了信號傳輸的滯后性， 噪聲抑制能力強，信號處理便利，同時其測量精度高，可以檢測納伏級的微弱信號。

附圖說明

圖1為基于FPGA的磁通門微小信號檢測系統的結構示意圖；

圖2為磁通門微小信號檢測方法的流程示意圖；

圖3為參考信號生成過程框圖；