[發(fā)明專利]NAND存儲器的多比特編程方法及裝置

有效

• 申請?zhí)枺?/td>: 201610046803.X
• 申請日: 2016-01-22
• 公開（公告）號: CN105719694B
• 公開（公告）日: 2019-12-03
• 發(fā)明（設(shè)計(jì)）人: 靳旭;伍冬;吳華強(qiáng);錢鶴;曹堪宇;朱一明
• 申請（專利權(quán)）人: 清華大學(xué);北京兆易創(chuàng)新科技股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 11105 北京市柳沈律師事務(wù)所
• 代理人: 彭久云;王曉燕<國際申請>=<國際公布>

提供了一種NAND存儲器的多比特編程方法及裝置。所述方法包括：將被編程的多比特數(shù)據(jù)寫入數(shù)據(jù)鎖存器組；將所述多比特數(shù)據(jù)從格雷碼碼字轉(zhuǎn)換為加速編碼碼字；確定存儲陣列中需要被編程的目標(biāo)閾值電壓大于預(yù)定電壓的存儲單元和目標(biāo)閾值電壓不大于所述預(yù)定電壓的存儲單元；將目標(biāo)閾值電壓大于所述預(yù)定電壓的各所述存儲單元預(yù)編程到中間態(tài)電壓；對目標(biāo)閾值電壓不大于所述預(yù)定電壓的各所述存儲單元進(jìn)行編程以及執(zhí)行編程驗(yàn)證操作、鎖存掃描操作以及確認(rèn)掃描操作；對目標(biāo)閾值電壓大于所述預(yù)定電壓的各所述存儲單元進(jìn)行編程以及執(zhí)行編程驗(yàn)證操作、鎖存掃描操作以及確認(rèn)掃描操作。所述方法根據(jù)鎖存器的結(jié)構(gòu)重新設(shè)計(jì)編碼，減少了編程過程中復(fù)雜的冗余操作的數(shù)量，因而可以加快編程的速度，降低功耗。

技術(shù)領(lǐng)域

本公開總地涉及一種NAND(與非門)存儲器的多比特編程方法及其裝置。

背景技術(shù)

NAND閃存的每個存儲單元可以存儲多比特數(shù)據(jù)，即每個存儲單元可以存儲與相應(yīng)的多比特(bit)數(shù)據(jù)對應(yīng)的電壓等級。例如，NAND閃存的每個存儲單元可以存儲4比特的數(shù)據(jù)，即每個存儲單元存儲2⁴＝16個電壓等級中的一個電壓等級。在NAND閃存存儲單元進(jìn)行存儲時，需要對被存儲的多比特數(shù)據(jù)進(jìn)行編碼，而為了減少錯誤率通常可以使用格雷碼。在格雷碼中，任意兩個相鄰的代碼只有一位二進(jìn)制數(shù)不同，而且最大數(shù)與最小數(shù)之間也僅有一位二進(jìn)制數(shù)不同。然而，在NAND閃存存儲器的編程過程中，格雷碼并不適應(yīng)電路結(jié)構(gòu)，因而使得編碼過程中的操作變得復(fù)雜繁瑣。例如，在實(shí)現(xiàn)編碼過程中，由于格雷碼并沒有根據(jù)編碼的電路結(jié)構(gòu)進(jìn)行優(yōu)化，所以使用格雷碼表直接進(jìn)行編程將導(dǎo)致大量冗余的操作，增加功耗和編程時間。而且，隨著每個存儲單元存儲的比特數(shù)的增加，直接使用格雷碼進(jìn)行編程將會使得編碼過程中的操作變得更加復(fù)雜繁瑣以及增加更多的功耗和編程時間。

發(fā)明內(nèi)容

本公開的實(shí)施例提供了一種NAND存儲器的多比特編程方法及裝置，可以在編程之前將編碼做重新映射，從而優(yōu)化編程過程。

本公開的至少一個實(shí)施例提供了一種NAND存儲器的多比特編程方法，包括：將被編程的多比特數(shù)據(jù)寫入數(shù)據(jù)鎖存器組，所述多比特數(shù)據(jù)為格雷碼碼字；將所述多比特數(shù)據(jù)從所述格雷碼碼字轉(zhuǎn)換為加速編碼碼字；確定存儲陣列中需要被編程的存儲單元,需要被編程的所述存儲單元包括目標(biāo)閾值電壓大于預(yù)定電壓的存儲單元和目標(biāo)閾值電壓不大于所述預(yù)定電壓的存儲單元；將目標(biāo)閾值電壓大于所述預(yù)定電壓的各所述存儲單元預(yù)編程到中間態(tài)電壓；對目標(biāo)閾值電壓不大于所述預(yù)定電壓的各所述存儲單元進(jìn)行編程；對目標(biāo)閾值電壓不大于所述預(yù)定電壓的各所述存儲單元：執(zhí)行編程驗(yàn)證操作，執(zhí)行鎖存掃描操作以及執(zhí)行確認(rèn)掃描操作；對目標(biāo)閾值電壓大于所述預(yù)定電壓的各所述存儲單元進(jìn)行編程；以及對目標(biāo)閾值電壓大于所述預(yù)定電壓的各所述存儲單元：執(zhí)行編程驗(yàn)證操作，執(zhí)行鎖存掃描操作以及執(zhí)行確認(rèn)掃描操作。

本公開的至少一個實(shí)施例還提供了一種NAND存儲器的多比特編程裝置，包括：寫入模塊，用于將被編程的多比特數(shù)據(jù)寫入到數(shù)據(jù)鎖存器組中，所述多比特數(shù)據(jù)為格雷碼碼字；編碼轉(zhuǎn)換模塊，用于將所述多比特數(shù)據(jù)從所述格雷碼碼字轉(zhuǎn)換為加速編碼碼字；數(shù)據(jù)掃描模塊，用于確定存儲陣列中需要被編程的存儲單元,需要被編程的所述存儲單元包括目標(biāo)閾值電壓大于預(yù)定電壓的存儲單元和目標(biāo)閾值電壓不大于所述預(yù)定電壓的存儲單元；預(yù)編程及驗(yàn)證模塊，用于將目標(biāo)閾值電壓大于所述預(yù)定電壓的所述存儲單元預(yù)編程到中間態(tài)電壓；編程模塊，用于分別對目標(biāo)閾值電壓不大于所述預(yù)定電壓的所述存儲單元和目標(biāo)閾值電壓大于所述預(yù)定電壓的所述存儲單元來進(jìn)行編程；編程驗(yàn)證模塊，用于分別對目標(biāo)閾值電壓不大于所述預(yù)定電壓的所述存儲單元和目標(biāo)閾值電壓大于所述預(yù)定電壓的所述存儲單元來執(zhí)行編程驗(yàn)證操作；鎖存掃描模塊，用于分別對目標(biāo)閾值電壓不大于所述預(yù)定電壓的所述存儲單元和目標(biāo)閾值電壓大于所述預(yù)定電壓的所述存儲單元來執(zhí)行鎖存掃描操作；以及確認(rèn)掃描模塊，用于分別對目標(biāo)閾值電壓不大于所述預(yù)定電壓的所述存儲單元和目標(biāo)閾值電壓大于所述預(yù)定電壓的所述存儲單元來執(zhí)行確認(rèn)掃描操作。