[發明專利]一種電感及其制造方法

在審

• 申請號: 201610044173.2
• 申請日: 2016-01-22
• 公開（公告）號: CN105719825A
• 公開（公告）日: 2016-06-29
• 發明（設計）人: 何海根;劉燕;侯勤田;王永杰
• 申請（專利權）人: 深圳順絡電子股份有限公司
• 主分類號: H01F41/02
• 分類號: H01F41/02;H01F27/26
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 楊洪龍

【技術領域】

本發明涉及一種電感及其制造方法。

【背景技術】

隨著半導體技術的發展，單個CPU的工作電流50A以上。對于給CPU 供電的DC-DC電路而言，就要求其周邊的功率電感的工作電流也隨之增大。 而由于高能效的要求，電感的電阻值也要求越來越小，以減小電流產生的 熱量。同時為了器件的小型化，電感的工作頻率也隨之提升，目前主流頻 率在500KHz～1MHz。常見感值范圍為50nH～680nH，現有的應用與該電路的 大電流功率電感值常采用以下兩種主流模式：

一是采用整體磁芯模式。將FTcore或BDS磁芯進行精密氣隙切割， 得到需要的氣隙后，然后將導電繞組穿入磁芯，形成大電流功率電感。

二是采用粘接磁芯。目前通常采用CIcore或EIcore磁芯。例如，在 Core磁芯和Icore磁芯，或Ecore磁芯和Icore磁芯，在磁芯的第一組相 配合面之間采用高尺寸精度的墊片，然后另一組需要形成氣隙的配合面之 間加粘結膠水或含有高強度、高尺寸精度的球形顆粒粘結膠水進行粘結， 然后在CIcore組合中引入導電繞組形成大電流功率電感。

目前這兩種制作工藝都存在較大的技術難點：

對于第一種整體磁芯方案而言，主要有三個技術難點：(1)整體磁芯 的通孔在壓制成型時，模具易損傷，使用壽命短；(2)通孔尺寸受限制， 對于尺寸小于0.2mm時，很難進行壓制；(3)精密氣隙在切割時，工藝窗 口窄，生產合格率低；

對于第二種粘結磁芯方案而言，主要的技術難點在于粘結膠水固化時， 需對結合界面施加較大預緊力，例如利用夾具分別夾住兩個被粘接的磁芯。 一般高溫膠水的固化時間通常在30min～120min，在固化期間長時間施加預 緊力，一般只能半自動化產品進行，自動化程度難以提高。

【發明內容】

為了克服現有技術的不足，本發明提供了一種電感及其制造方法，使 得制作電感更加簡單，效率更高。

一種電感的制造方法，包括如下步驟：

S1、準備磁芯，所述磁芯包括第一磁芯和第二磁芯，其中，所述第一 磁芯包括第一磁芯第一配合面和第一磁芯第二配合面，所述第二磁芯包括 第二磁芯第一配合面和第二磁芯第二配合面，當所述第一磁芯和第二磁芯 對合時，第一磁芯第一配合面與第二磁芯第一配合面對合緊貼；

S2、對第一磁芯第二配合面和/或第二磁芯第二配合面進行加工，使當 所述第一磁芯和第二磁芯對合時，第一磁芯第二配合面與第二磁芯第二配 合面之間形成設定寬度的氣隙；

S3、對合所述第一磁芯和第二磁芯，使第一磁芯第一配合面與第二磁 芯第一配合面對合緊貼，第一磁芯第二配合面和第二磁芯第二配合面相對 形成所述氣隙；

S3、用緊固帶將所述第一磁芯和第二磁芯捆綁在一起；

S4、向所述氣隙中注入非磁性粘合物，所述非磁性粘合物將所述第一 磁芯和第二磁芯粘接在一起；

S5、將導電繞組固定在所述磁芯上。

在一個實施例中，

在步驟S2中，對第一磁芯第二配合面和/或第二磁芯第二配合面進行 磨加工。

在一個實施例中，

在步驟S3中，用所述緊固帶沿所述第一磁芯和第二磁芯的外表面卷繞 至少一周。

在一個實施例中，

所述緊固帶為膠帶。

在一個實施例中，

所述第一磁芯和第二磁芯之間形成通孔，所述導電繞組穿過所述通孔， 所述導電繞組的兩端固定于所述磁芯的外表面。

在一個實施例中，

所述導電繞組的兩端固定在所述緊固帶的兩側。

在一個實施例中，

所述非磁性粘合物為膠水。

在一個實施例中，

在步驟S5之后，將所述磁芯放入烤箱進行熱固化。

在一個實施例中，

所述第一磁芯第一配合面、第一磁芯第二配合面、第二磁芯第一配合 面和第二磁芯第二配合面均經過鏡面處理。

本發明還提供了一種電感，采用任一所述的電感的制造方法制造而成。

本發明的有益效果是：