[發明專利]時鐘電路及其傳輸時鐘信號的方法

有效

• 申請號: 201610041841.6
• 申請日: 2016-01-21
• 公開（公告）號: CN106992770B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 楊勝利;黃興
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H03K5/15
• 分類號: H03K5/15
• 代理公司: 北京龍雙利達知識產權代理有限公司 11329
• 代理人: 王君;肖鸝

本發明提供了一種時鐘電路及傳輸時鐘信號的方法。該時鐘電路包括緩沖模塊、N個多路選擇器和N個門控時鐘單元。緩沖模塊包括一個輸入端和N個輸出端，用于增強輸入端接收到的時鐘信號的驅動能力，并從N個輸出端輸出增強驅動能力后的時鐘信號，N個輸出端與N個門控時鐘單元的數據端一一連接。N個多路選擇器的輸出端與N個門控時鐘單元的使能端一一連接。每個門控時鐘單元用于根據使能端從對應的多路選擇器的輸出端接收的分頻邏輯信號或門控邏輯信號以及數據端從緩沖模塊的輸出端接收的時鐘信號，從輸出端輸出時鐘信號。本發明的技術方案，可以縮短時鐘路徑，減低時鐘源信號的傳輸時延和減少時鐘電路的功耗。

技術領域

本發明涉及電路領域，尤其涉及一種時鐘電路及其傳輸時鐘信號的方法。

背景技術

在數字集成電路中，各個單元之間的數據傳輸是由時鐘信號進行同步控制的。當數字集成電路中采用傳統結構的時鐘電路時，時鐘電路中時鐘路徑上的邏輯單元數量過多會使得時鐘信號的傳播路徑過長，從而導致每條時鐘路徑上的時鐘延時和功耗比較大。

發明內容

本發明的實施例提供了一種時鐘電路及使用該時鐘電路傳輸時鐘信號的方法，能夠降低時鐘時延，同時還可以減少時鐘電路的功耗。

第一方面，提供了一種時鐘電路，包括緩沖模塊、N個第一多路選擇器和N個門控時鐘單元，N為正整數。緩沖模塊包括一個輸入端和N個輸出端，用于增強緩沖模塊的輸入端接收到的時鐘信號的驅動能力，并從緩沖模塊的輸出端輸出增強驅動能力后的時鐘信號。緩沖模塊的N個輸出端與N個門控時鐘單元的數據端一一連接。N個第一多路選擇器的輸出端與N個門控時鐘單元的使能端一一連接，每個第一多路選擇器用于根據地址輸入端接收的邏輯選擇信號，選擇從輸出端輸出第一數據輸入端接收的門控邏輯信號或第二數據輸入端接收的分頻邏輯信號。每個門控時鐘單元用于根據使能端從對應的第一多路選擇器的輸出端接收的分頻邏輯信號或門控邏輯信號以及數據端從緩沖模塊的輸出端接收的時鐘信號，從輸出端輸出時鐘信號。

本發明的時鐘電路，時鐘信號通過緩沖模塊后，直接輸入到門控時鐘單元，然后門控時鐘單元根據多路選擇器選擇輸出的分頻邏輯信號和門控邏輯信號將時鐘信號輸出，從而使得時鐘信號只需經過一級門控時鐘單元就可以到達負載，從而縮短時鐘路徑，進而可以減小時鐘信號的傳輸時延和減少時鐘電路的功耗。另一方面，減小時鐘路徑還可以減小片上誤差(On-Chip Varation，OCV)和時鐘偏差。

在一種可能的實現方式中，緩沖模塊包括M個緩沖器，M為正整數，M≥N，M個緩沖器形成具有一個根節點和N個葉子節點的樹形時鐘結構，根節點與每個葉子節點間的路徑長度相等。位于根節點位置的緩沖器的輸入端為緩沖模塊的輸入端，位于N個葉子節點位置的N個緩沖器的輸出端為緩沖模塊的N個輸出端。

由于時鐘信號經過相同數量的緩沖器到達不同的門控時鐘單元，使得時鐘電路中非公共路徑上的時鐘路徑長度相同，進一步可以減低時鐘信號的時鐘誤差。

在一種可能的實現方式中，時鐘電路還包括第二多路選擇器；第二多路選擇器的輸出端與緩沖模塊的輸入端連接；第二多路選擇器用于根據地址輸入端接收的時鐘選擇信號，選擇從輸出端輸出第一數據輸入端接收的時鐘源信號或第二數據輸入端接收的測試時鐘信號。緩沖模塊的輸入端具體用于接收從第二多路選擇器的輸出端輸出的時鐘源信號或測試時鐘信號。每個門控時鐘單元用于在第二多路選擇器選擇從輸出端輸出測試時鐘信號時，根據測試使能端接收的測試邏輯信號、數據端從緩沖模塊的輸出端接收的測試時鐘信號，從輸出端輸出時鐘信號；和用于在第二多路選擇器選擇從輸出端輸出時鐘源信號時，根據使能端從對應的第一多路選擇器的輸出端接收的分頻邏輯信號或門控邏輯信號以及數據端從緩沖模塊的輸出端接收的時鐘源信號，從輸出端輸出時鐘信號。

本發明的時鐘電路，即可以輸入時鐘源信號，又可以輸入測試時鐘信號，使得門控時鐘單元可以在功能模式下根據門控邏輯信號或分頻邏輯信號輸出與時鐘源對應的時鐘信號，且使得門控時鐘單元可以在測試模式下根據門控邏輯信號或分頻邏輯信號以及測試邏輯信號輸出與測試時鐘信號對應的時鐘信號。