[發明專利]用于高速數據傳輸接收器的投機式時鐘數據恢復電路系統

有效

• 申請號: 201610027670.1
• 申請日: 2016-01-15
• 公開（公告）號: CN105720972B
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 蓋偉新;趙彤
• 申請（專利權）人: 北京大學（天津濱海）新一代信息技術研究院
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 邱曉鋒

1.一種投機式時鐘數據恢復電路系統，包括依次由采樣器、分接器、鑒相器、數字低通濾波器、解碼器和相位插值器構成的環路，其特征在于，所述數字低通濾波器包含兩級累加器，第一級為相位累加器，第二級為頻率累加器；所述相位累加器包括兩個相位加法器、一個多路選擇器和一個D觸發器；所述頻率累加器包括兩個頻率加法器、一個多路選擇器和一個D觸發器；所述鑒相器輸出的超前或滯后的判決結果都作為所述兩級累加器的輸入；連接所述相位累加器的主通路分為加上相位增益K_p和減去相位增益K_p兩種情況，兩個相位加法器分別輸出當前周期相位調整超前或滯后兩種可能的累加輸出值，之后根據當前周期的鑒相器的輸出值，控制相位累加器的多路選擇器選擇正確的累加器輸出結果進入相位累加器的D觸發器；另一條連接所述頻率累加器的通路分為加上頻率增益K_i和減去頻率增益K_i兩種情況，兩個頻率加法器分別輸出可能的兩種結果，之后根據當前周期的鑒相器的輸出值，控制頻率累加器的多路選擇器選擇正確的頻率累加器輸出結果進入頻率累加器的D觸發器和相位累加器。

2.如權利要求1所述的系統，其特征在于：所述累加器為三級，第一級為相位累加器，第二級為頻率累加器，第三級為頻率變化率累加器。

3.如權利要求2所述的系統，其特征在于：通過增加累加器的級數實現更高階的投機式時鐘數據恢復電路系統。

4.如權利要求1～3中任一項所述的系統，其特征在于，所述鑒相器輸出的超前或滯后的判決直接輸入所述相位累加器的多路選擇器和所述頻率累加器的多路選擇器，而不作為所述相位加法器和所述頻率加法器的輸入，以減少一級環路延時。

5.如權利要求1～3中任一項所述的系統，其特征在于，對于所述相位累加器的多路選擇器或者所述頻率累加器的多路選擇器，控制所述多路選擇器選擇正確的累加器輸出結果的方法是：設鑒相器計算的超前或滯后的結果為一個有符號數并用補碼形式表示其值，其符號位作為多路選擇器的控制信號的輸入；當該符號位為正時，表示鑒相器當次計算結果為采樣時鐘的采樣點比數據中心點超前，累加器應選擇加上相應增益的值，多路選擇器根據控制信號的“0”或“1”，分別選擇0通路對應的輸入或1通路對應的輸入作為輸出；同理，當符號位為負時表示鑒相器當次計算結果為采樣時鐘的采樣點比數據中心點滯后，累加器應選擇減去相應增益的值。

6.一種高速數據傳輸接收器，其特征在于，包括權利要求1～5中任一項所述的投機式時鐘數據恢復電路系統。