[發明專利]溝槽型超級結的制造方法

有效

• 申請號: 201610025341.3
• 申請日: 2016-01-15
• 公開（公告）號: CN105489501B
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 李昊
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L21/20
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種溝槽型超級結的制造方法，包括步驟：步驟一、提供表面形成有第一導電類型外延層的半導體襯底；步驟二、在第一導電類型外延層中形成多個溝槽。步驟三、在溝槽中填充第二導電類型外延層，包括分步驟：步驟31、進行速率較快的第一次外延生長在溝槽的底部填充第一外延子層，以提高生產速率；步驟32、進行速率較慢的第二外延生長在溝槽的頂部填充第二外延子層，以保證和提高第二導電類型薄層性能。步驟四、進行化學機械研磨工藝將溝槽外部的第二導電類型外延層去除并組成超級結。本發明不僅能提高超級結的薄層的性能，還能提高外延填充速率、降低工藝成本。

技術領域

本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種溝槽型超級結的制造方法。

背景技術

超級結為由形成于半導體襯底中的交替排列的P型薄層和N型薄層組成，現有超級結的制造方法中包括溝槽型超級結的制造方法，這種方法是通過溝槽工藝制作超級結器件，需要先在半導體襯底如硅襯底表面的N型摻雜外延層上刻蝕一定深度和寬度的溝槽，然后利用外延填充(ERI Filling)的方式在刻出的溝槽上填充P型摻雜的硅外延，并且要求填充區域具有完好的晶體結構，以便后續流程制作高性能的器件。這種工藝的最大難點在于在溝槽中填充硅外延。

現有技術中，外延如硅外延填充效果和填充時間成正比，填充時間越長，硅缺陷越少；填充時間減少，填充效果變差。如圖1A所示，是現有方法中硅外延填充速率較慢時溝槽填充照片；填充于溝槽中的硅外延層101a具有較少的缺陷，從而使得硅外延層101a的質量較好。如圖1B所示，是現有方法中硅外延填充速率較塊時溝槽填充照片；填充于溝槽中的硅外延層101b具有較多的缺陷，缺陷如標記102所示，這會使得硅外延層101b的質量較差。

圖1B所示的硅外延層101b由于質量較差而無法應用于性能要求較高的超級結器件，為了獲得更好的器件性能，常常需要大幅增加填充時間，也即形成圖1A所示的硅外延層101a，在半導體集成電路制造領域中，時間就是成本，填充時間增加后會大大提高生產成本，消弱競爭優勢。所以現有技術中，超級結的薄層性能和生產成本對外延填充溝槽的速率的要求正好矛盾，無法實現兩者的同時提高。

發明內容

本發明所要解決的技術問題是提供一種溝槽型超級結的制造方法，不僅能提高超級結的薄層的性能，還能提高外延填充速率、降低工藝成本。

為解決上述技術問題，本發明提供的溝槽型超級結的制造方法包括如下步驟：

步驟一、提供一半導體襯底，在所述半導體襯底表面形成有第一導電類型外延層。

步驟二、采用光刻刻蝕工藝在所述第一導電類型外延層中形成多個溝槽。

步驟三、采用外延生長中在所述溝槽中填充第二導電類型外延層，所述第二導電類型外延層的外延生長工藝包括如下分步驟：

步驟31、進行第一次外延生長在所述溝槽的底部填充具有第二導電類型摻雜的第一外延子層。

步驟32、進行第二外延生長在所述溝槽的頂部填充具有第二導電類型摻雜的第二外延子層；由所述第一外延子層和所述第二外延子層疊加形成所述第二導電類型外延層。

所述第一次外延生長的速率大于所述第二次外延生長的速率，利用外延生長速率越小、外延填充溝槽的缺陷越少的特點在所述溝槽的頂部形成具有缺陷少的所述第二外延子層；所述第二外延子層的深度要求設置為大于超級結器件的P型體區的深度，使后續由填充于所述溝槽的所述第二導電類型外延層組成第二導電類型薄層的性能由所述第二外延子層決定，在通過所述第二外延子層使所述第二導電類型薄層的性能得到保持或提高的條件下，通過提高所述第一次外延生長的速率來提高整個溝槽的外延填充速率。