[發(fā)明專利]溝槽柵功率MOSFET及其制造方法有效
| 申請?zhí)枺?/td> | 201610024795.9 | 申請日: | 2016-01-15 |
| 公開(公告)號: | CN105551965B | 公開(公告)日: | 2018-06-19 |
| 發(fā)明(設(shè)計)人: | 邵向榮 | 申請(專利權(quán))人: | 上海華虹宏力半導(dǎo)體制造有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/28;H01L29/423;H01L29/78 |
| 代理公司: | 上海浦一知識產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 郭四華 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 源區(qū)接觸孔 柵極溝槽 硬質(zhì)掩膜層 功率MOSFET 頂部區(qū)域 溝槽柵 表面形成 底部區(qū)域 多晶硅柵 層間膜 掩膜板 半導(dǎo)體外延層 套準(zhǔn)偏差 柵介質(zhì)層 次溝槽 接觸孔 自對準(zhǔn) 溝道 疊加 制造 穿過 | ||
1.一種溝槽柵功率MOSFET的制造方法,其特征在于,包括如下步驟:
步驟一、在半導(dǎo)體外延層表面形成依次形成第一氧化硅層和第二氮化硅層,由所述第一氧化硅層和所述第二氮化硅層疊加形成的硬質(zhì)掩膜層,在所述硬質(zhì)掩膜層表面形成第三氧化硅層;
步驟二、在所述硬質(zhì)掩膜層表面涂布光刻膠并進行光刻形成第一光刻膠圖形,所述第一光刻膠圖形由第一次溝槽掩膜板定義;
步驟三、以所述第一光刻膠圖形為掩膜依次對所述第三氧化硅層、所述第二氮化硅層和所述第一氧化硅層進行刻蝕在所述硬質(zhì)掩膜層中形成由所述第一次溝槽掩膜板同時定義出的柵極溝槽圖形和源區(qū)接觸孔圖形;之后,去除所述第一光刻膠圖形;
步驟四、進行光刻膠涂布并形成第二光刻膠圖形,所述第二光刻膠圖形由第二次溝槽掩膜板定義;所述第二光刻膠圖形將所述柵極溝槽區(qū)域打開以及將所述柵極溝槽區(qū)域外覆蓋,所述源區(qū)接觸孔區(qū)域被所述第二光刻膠圖形的光刻膠覆蓋;所述第二光刻膠圖形所打開的柵極溝槽區(qū)域位于所述硬質(zhì)掩膜層的柵極溝槽圖形的正上方且所述第二光刻膠圖形所打開的柵極溝槽區(qū)域大于等于所述硬質(zhì)掩膜層的柵極溝槽圖形;
步驟五、以所述第二光刻膠圖形和所述硬質(zhì)掩膜層的組合圖形為掩膜對所述半導(dǎo)體外延層進行刻蝕形成多個柵極溝槽,所述柵極溝槽的尺寸由所述硬質(zhì)掩膜層的柵極溝槽圖形定義;
步驟六、去除所述第二光刻膠圖形和所述第三氧化硅層;
步驟七、在所述柵極溝槽的底部表面和側(cè)面形成柵介質(zhì)層,在形成有所述柵介質(zhì)層的所述柵極溝槽中填充多晶硅柵;
步驟八、形成層間膜,所述層間膜覆蓋在所述硬質(zhì)掩膜層表面和所述多晶硅柵表面,所述層間膜的材料為氧化硅;
步驟九、進行光刻膠涂布并形成第三光刻膠圖形,所述第三光刻膠圖形由接觸孔掩膜板定義;所述接觸孔掩膜板定義出源區(qū)接觸孔的頂部區(qū)域;所述硬質(zhì)掩膜層的源區(qū)接觸孔圖形定義出所述源區(qū)接觸孔的底部區(qū)域;
所述第三光刻膠圖形所打開的所述源區(qū)接觸孔的頂部區(qū)域位于所述硬質(zhì)掩膜層的源區(qū)接觸孔圖形的正上方且所述第三光刻膠圖形所打開的所述源區(qū)接觸孔的頂部區(qū)域大于等于所述硬質(zhì)掩膜層的源區(qū)接觸孔圖形;
步驟十、以所述第三光刻膠圖形為掩膜對所述層間膜進行刻蝕形成所述源區(qū)接觸孔的頂部區(qū)域;
利用所述層間膜和所述第二氮化硅層的刻蝕速率差,使所述源區(qū)接觸孔的頂部區(qū)域形成后使所述硬質(zhì)掩膜層的源區(qū)接觸孔圖形得到保持并暴露出來;之后以所述硬質(zhì)掩膜層的源區(qū)接觸孔圖形為掩膜對所述半導(dǎo)體外延層進行刻蝕形成所述源區(qū)接觸孔的底部區(qū)域,所述源區(qū)接觸孔的頂部區(qū)域和底部區(qū)域自對準(zhǔn)并疊加形成所述源區(qū)接觸孔,所述源區(qū)接觸孔的頂部區(qū)域和所述柵極溝槽之間組成無套準(zhǔn)偏差的結(jié)構(gòu)。
2.如權(quán)利要求1所述的溝槽柵功率MOSFET的制造方法,其特征在于:
步驟一形成所述第一氧化硅層之前,還包括在所述半導(dǎo)體外延層中形成體區(qū)的步驟,以及在所述體區(qū)表面形成的源區(qū)的步驟;后續(xù)形成的各所述柵極溝槽穿過所述體區(qū),所述多晶硅柵從側(cè)面覆蓋所述體區(qū)且被所述多晶硅柵側(cè)面覆蓋的所述體區(qū)表面用于形成溝道;
步驟十形成所述源區(qū)接觸孔之后還包括:
步驟十一、在所述源區(qū)接觸孔中填充金屬,所述源區(qū)接觸孔的金屬和所述源區(qū)形成歐姆接觸;
步驟十二、在所述層間膜頂部形成正面金屬層,所述正面金屬層圖形化形成源極和柵極,所述源極通過所述源區(qū)接觸孔和所述源區(qū)相連,所述柵極通過柵極接觸孔和所述多晶硅柵相連。
3.如權(quán)利要求2所述的溝槽柵功率MOSFET的制造方法,其特征在于:頂部形成有所述柵極接觸孔的所述柵極溝槽位于器件區(qū)域外,器件區(qū)域內(nèi)的各所述柵極溝槽中的所述多晶硅柵都和頂部形成有所述柵極接觸孔的所述柵極溝槽的所述多晶硅柵相連;
所述柵極接觸孔的位置通過步驟九中形成的所述第三光刻膠圖形定義,在步驟十中采用和形成所述源區(qū)接觸孔的相同的刻蝕工藝形成。
4.如權(quán)利要求1所述的溝槽柵功率MOSFET的制造方法,其特征在于:步驟七中所述柵介質(zhì)層為柵氧化層,采用熱氧化工藝形成。
5.如權(quán)利要求1所述的溝槽柵功率MOSFET的制造方法,其特征在于:所述半導(dǎo)體外延層形成于半導(dǎo)體襯底表面。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導(dǎo)體制造有限公司,未經(jīng)上海華虹宏力半導(dǎo)體制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610024795.9/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:半導(dǎo)體裝置的制法
- 下一篇:晶體管的形成方法
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





