[發明專利]用于測試SRAM周期時間的電路及方法

有效

• 申請號: 201610021194.2
• 申請日: 2016-01-13
• 公開（公告）號: CN106971761B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 張靜;方偉;潘勁東
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明提供一種用于測試SRAM周期時間的電路及方法，包括連接SRAM的地址循環移位寄存器、數據循環移位寄存器以及控制循環移位寄存器，可利用各個循環移位寄存器中預先配置的初始值和后續輸入的時鐘脈沖信號，來直接產生下一個測試用的地址信號、數據信號以及控制信號，無需通過復雜的算法和邏輯計算，電路結構簡單，測試速度快，能夠大大縮短半導體集成電路的整體測試時間；同時循環移位寄存器的設置避免了現有技術中由于SRAM外圍的BIST電路先失效而導致測試失誤的問題。

技術領域

本發明涉及靜態隨機存儲器測試技術領域，尤其涉及一種用于測試SRAM 周期時間的電路及方法。

背景技術

隨著存儲技術的發展，出現了各種類型的半導體存儲器，例如靜態隨機存儲器(SRAM)、動態隨機存儲器(DRAM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)和閃存(Flash)等。其中，SRAM不采用電容器，而是以雙穩態觸發器為基礎進行數據儲存的，在不斷電的情況下每個存儲單元可以穩定的存儲數據0或1，因此不需要對電容器進行周期性充電即能保存其存儲的數據。只要持續有電源提供，SRAM即可保持其存儲狀態而不需要任何數據更新的操作。由于無須不斷充電即可正常運作，因此SRAM的處理速度較其他存儲器更快更穩定，通常作為高速緩沖存儲器而應用于計算機等領域。

周期時間(Cycle Time)是衡量SRAM性能的重要時序參數指標，它表征了 SRAM的存儲速度。目前SRAM的周期時間測試一般依賴于內建自測試(BIST) 電路來完成。請參考圖1，BIST電路使用狀態機10自動產生用于測試SRAM 的測試向量(或稱測試模式、測試激勵信號)，其邏輯計算發生器12和SRAM 100 之間可設置多個多路復用器用以決定狀態機10輸出的信號向SRAM100傳送時的路徑，邏輯計算發生器12根據該測試向量產生用于SRAM測試的下一個地址、數據、控制信號，并通過多路復用器將產生的數據、地址、控制信號等傳送至SRAM100，SRAM 100連接的外接信號有：輸入地址信號A、輸入寫使能信號 WEN、輸入片選使能信號CEN、輸入時鐘信號CLK、輸入數據D和輸出數據Q。在CLK的上升沿時：若CEN為‘0’，WEN為‘1’時，SRAM執行寫操作，將D 存入地址A所對應的存儲單元中；若CEN為‘0’，WEN為‘0’時，SRAM執行讀操作，將地址A所對應的存儲單元的數據讀出并輸出至Q。比較器11將 SRAM100的輸出數據Q與期望的輸入數據D進行比較，從而完成對SRAM的周期時間測試的測試。

現有的BIST電路采用狀態機來選擇配置測試向量(或稱測試模式)算法時，邏輯結構復雜，速度慢，不能滿足對SRAM的周期時間測試的速度快的要求，且容易導致SRAM外圍電路的失效，且對于高速、小尺寸的SRAM，可能由于 BIST電路等外圍電路先失效(fail)而導致測試不到其真正的周期時間的值。

發明內容

本發明的目的在于提供一種用于測試SRAM周期時間的電路及方法，邏輯結構簡單，測試速度快。

為解決上述問題，本發明提出一種用于測試SRAM周期時間的電路，主要由多個循環移位寄存器構成，所述多個循環移位寄存器包括用于向所述SRAM 提供測試所需的地址信號的地址循環移位寄存器、用于向所述SRAM提供測試所需的數據信號的數據循環移位寄存器、以及用于向所述SRAM提供測試所需的控制信號的控制循環移位寄存器，每個循環移位寄存器為串入串出的單向循環移位寄存器,均具有串行輸入端、串行輸出端、時鐘脈沖輸入端、設置端以及復位端，且每個循環移位寄存器的串行輸出端連接該循環移位寄存器的串行輸入端以及所述SRAM上相應的信號輸入端。

進一步的，所述循環移位寄存器由多個觸發器互相串接而成，且每個觸發器具有一信號輸入端、一信號輸出端、一時鐘脈沖輸入端、一設置端及一復位端，所述多個觸發器中的第一位觸發器的信號輸入端為該循環移位寄存器的串行輸入端，最后一位觸發器的信號輸出端為該循環移位寄存器的串行輸出端，且所述最后一位觸發器的信號輸出端分別與所述第一位觸發器的信號輸入端以及所述SRAM上相應的信號輸入端相連接。