[發明專利]一種基于DMA的基帶信號處理系統

有效

• 申請號: 201610018298.8
• 申請日: 2016-01-12
• 公開（公告）號: CN105635003B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 陳玉平
• 申請（專利權）人: 靈拓智聯（廈門）網絡科技有限公司
• 主分類號: H04L25/02
• 分類號: H04L25/02
• 代理公司: 廈門致群專利代理事務所(普通合伙) 35224
• 代理人: 劉兆慶

本發明公開了一種基于DMA的基帶信號處理系統，包括高速總線、低速總線、微處理器、內存、DMA單元、路由單元及多個DSP模塊，所述高速總線用于提供連接微處理器、內存、DMA單元的高速數據通路，所述低速總線用于提供連接微處理器、DSP模塊的低速數據通路，所述DMA單元通過路由單元與DSP模塊進行數據傳輸。本發明為DSP模塊提供統一的接口，實現最大限度的模塊性設計，最大限度提升了DSP模塊接口的吞吐量，同時可靈活地增加或者刪減DSP模塊，可擴展性好。

技術領域

本發明涉及信號處理技術領域，特別涉及一種基于DMA的基帶信號處理系統。

背景技術

隨著無線通信物理層協議越來越復雜，無線通信物理層協議的硬件實現通常由微處理器及多個信號處理模塊(DSP)共同組成，成為一個片上總線(SOC)系統。其中每個DSP模塊負責相應的信號處理算法，比如自動增益控制(AGC)、信號定時、無線信道估計及補償等。微處理器按照一定的算法，控制各個DSP模塊有序工作，最終完成復雜的信號處理流程。其存在的主要缺陷是：DSP模塊接口復雜，吞吐量不高，系統可擴展性差。

發明內容

本發明的目的在于提供一種基于DMA的基帶信號處理系統，其為DSP模塊提供統一的接口，實現最大限度的模塊性設計，最大限度提升了DSP模塊接口的吞吐量，同時可靈活地增加或者刪減DSP模塊，可擴展性好。

為實現上述目的，本發明采用以下技術方案：

一種基于DMA的基帶信號處理系統，包括高速總線、低速總線、微處理器、內存、DMA單元、路由單元及多個DSP模塊，所述高速總線用于提供連接微處理器、內存、DMA單元的高速數據通路，所述低速總線用于提供連接微處理器、DSP模塊的低速數據通路，所述DMA單元通過路由單元與DSP模塊進行數據傳輸。

優選地，所述DMA單元包括多個DMA讀控制器及多個DMA寫控制器，所述DMA讀控制器和DMA寫控制器通過高速總線連接所述微處理器和內存，所述DMA讀控制器和DMA寫控制器連接所述路由單元。

優選地，所述路由單元包括第一數據流路由器及第二數據流路由器，所述第一數據流路由器分別連接所述DMA讀控制器和DSP模塊，所述第二數據流路由器分別連接所述DMA寫控制器和DSP模塊。

優選地，每個所述的DSP模塊均具有一個控制接口、一個輸入接口及一個輸出接口，所述DSP模塊的控制接口通過低速總線連接所述微處理器，其輸入接口連接所述第一數據流路由器，其輸出接口連接所述第二數據流路由器。

優選地，所述第一數據流路由器和第二數據流路由器均具有多個輸入接口和輸出接口，所述第一數據流路由器的輸入接口連接所述DMA讀控制器，所述第一數據流路由器的輸出接口連接所述DSP模塊的輸入接口，所述第二數據流路由器的輸入接口連接所述DSP模塊的輸出接口，所述第二數據流路由器的輸出接口連接所述DMA寫控制器。

優選地，其還包括信號發送DSP模塊，所述信號發送DSP模塊具有一個控制接口及一個輸入接口，所述信號發送DSP模塊的控制接口通過低速總線連接所述微處理器，其輸入接口連接所述第一數據流路由器的輸出接口。

優選地，其還包括信號接收DSP模塊，所述信號接收DSP模塊具有一個控制接口及一個輸出接口，所述信號接收DSP模塊的控制接口通過低速總線連接所述微處理器，其輸出接口連接所述第二數據流路由器的輸入接口。

優選地，所述內存采用DRAM或SRAM芯片。

采用上述技術方案后，本發明與背景技術相比，具有如下優點：

1、本發明為DSP模塊提供統一的接口，最大限度實現模塊化設計。

2、最大限度提升了DSP模塊接口的吞吐量，以支持大量的數據交互。

3、構造可擴展的系統架構，可靈活地增加或者刪減DSP模塊。