[發明專利]一種適用于大電流控制驅動的8位串并轉換驅動芯片在審
| 申請號: | 201610015984.X | 申請日: | 2016-01-11 |
| 公開(公告)號: | CN105446239A | 公開(公告)日: | 2016-03-30 |
| 發明(設計)人: | 王惠如;郭創新 | 申請(專利權)人: | 浙江大學 |
| 主分類號: | G05B19/042 | 分類號: | G05B19/042 |
| 代理公司: | 杭州求是專利事務所有限公司 33200 | 代理人: | 邱啟旺 |
| 地址: | 310027 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 適用于 電流 控制 驅動 轉換 芯片 | ||
技術領域
本發明屬于芯片控制領域,尤其涉及一種適用于大電流控制驅動的8位串并轉換驅動芯片。
背景技術
74HC595是硅結構的CMOS器件,兼容低電壓TTL電路,遵守JEDECNO.7A標準。
74HC595具有8位移位寄存器和一個存儲器,三態輸出功能。移位寄存器和存儲器有相互獨立的時鐘。
數據在SH_cp(移位寄存器時鐘輸入)的上升沿輸入到移位寄存器中,在ST_cp(存儲器時鐘輸入)的上升沿輸入到存儲寄存器中去。如果兩個時鐘連在一起,則移位寄存器總是比存儲寄存器早一個脈沖。
移位寄存器有一個串行移位輸入(Ds),和一個串行輸出(Q7’),和一個異步的低電平復位,存儲寄存器有一個并行8位的,具備三態的總線輸出,當使能輸出使能腳(OE)時(為低電平),存儲寄存器的數據輸出到總線。
8位串行輸入/輸出或者并行輸出移位寄存器,具有高阻關斷狀態。將串行輸入的8位數字,轉變為并行輸出的8位數字,例如控制一個8位數碼管,將不會有閃爍。
對于74HC595的輸出能力,有如下參考數據:
Cpd決定動態的能耗,Pd=Cpd×VCC×f1+∑(CL×VCC^2×f0)
F1=輸入頻率,CL=輸出電容f0=輸出頻率(MHz)Vcc=電源電壓
可見,74HC595是一種十分常用的串并轉換芯片,但其輸出功率較低,不能滿足驅動的需要。現常用ULN2803對74HC595和大電流驅動控制設備之間進行連接。
ULN2803,采用AP=DIP18,AFW=SOL18封裝方式。八路NPN達林頓連接晶體管陣系列特別適用于低邏輯電平數字電路(諸如TTL,CMOS或PMOS/NMOS)和較高的電流/電壓要求之間的接口,廣泛應用于計算機,工業用和消費類產品中的燈、繼電器、打印錘或其它類似負載中。所有器件具有集電極開路輸出和續流箱位二極管,用于抑制躍變。ULN2803的設計與標準TTL系列兼容,而ULN2804最適于6至15伏高電平CMOS或PMOS。
用ULN2803連接74HC595串并轉換芯片和大電流驅動控制設備,雖解決了74HC595輸出能力不足的問題,但也提高了制造成本。
本發明芯片實現大電流驅動的串并轉換功能,以一顆芯片代替上述兩顆芯片及其之間復雜的連接電路,同時增加了負載開短路檢測與短路保護功能,既解決了上述74HC595輸出能力不足的問題,又降低了制造成本,提高了電路安全穩定性,對于產品開發和批量生產具有十分重要的意義。
發明內容
本發明的目的是針對現有技術的不足,提供一種適用于大電流控制驅動的8位串并轉換驅動芯片。
為了達到上述目的,本發明的技術方案如下:一種適用于大電流控制驅動的8位串并轉換驅動芯片,包括低壓穩壓單元、檢測處理單元、通信單元和驅動單元;所述低壓穩壓單元與外加電源相連,并將其轉化為穩定的低壓,給檢測處理單元和通信單元供電;所述檢測處理單元對芯片輸出的負載狀態進行實時監測,當某通道負載發生短路或開路時,芯片內部將檢測出來,并迅速將負載短路通道關斷,以防止芯片和外部負載過熱燒毀;所述通信單元包含一個8位移位寄存器和一個8位數據鎖存器,用以接收外部串行數據信號,實現8位串并轉換功能,并將并行輸出信號數據發送到所述驅動單元來驅動負載;所述驅動單元接收通信單元的信號數據,并依此驅動負載。
進一步地,所述外加電源輸入電壓范圍為8~30V,通過所述低壓穩壓單元給低壓通信模塊供電。
進一步地,所述通信單元包含一個8位移位寄存器和一個8位數據鎖存器,當串行移位時鐘輸入(SCLK)從低電平向高電平跳變時,移位寄存器的數據往前移一位,串行輸入數據從串行通信數據輸入端口(SDI)移入移位寄存器的最低位,串行通信數據輸出端口(SDO)連接移位寄存器的最高位,用以跟下一顆芯片級聯。
進一步地,所述通信單元輸出使能腳(OE)下降沿時,移位寄存器的數據寫入數據鎖存器。
進一步地,所述通信單元輸出使能腳(OE)為低電平時,數據鎖存器的數據直接控制8路輸出狀態,數據為1時,該通道輸出開啟,輸出端到地的開關管處于導通狀態,數據為0時,該通道輸出關斷,輸出端處于高阻態。
進一步地,所述通信單元輸出使能腳(OE)為高電平時,所述驅動單元的8路輸出都被關斷,處于高阻態。
進一步地,所述驅動單元的8路輸出端接芯片內部8個高壓NMOS管的漏(Drain)端,每路允許驅動50mA~85mA負載。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浙江大學,未經浙江大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610015984.X/2.html,轉載請聲明來源鉆瓜專利網。





