[發明專利]一種芯片驗證中簡化驗證模型實現的方法有效
| 申請號： | 201610015464.9 | 申請日： | 2016-01-11 |
| 公開（公告）號： | CN105677990B | 公開（公告）日： | 2019-03-01 |
| 發明（設計）人： | 江源 | 申請（專利權）人： | 盛科網絡（蘇州）有限公司 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 南京利豐知識產權代理事務所(特殊普通合伙) 32256 | 代理人： | 王鋒 |
| 地址： | 215000 江蘇省蘇州市*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 芯片 驗證 簡化 模型 實現 方法 | ||
1.一種芯片驗證中簡化驗證模型實現的方法，其包括激勵產生器、驗證模型和待測試設計模塊，其特征在于：所述激勵產生器產生出啟動信號、整個報文和處理報文所需的相應控制信號，所述啟動信號與整個報文和處理報文所需的相應控制信號同時存在于激勵產生器內部的兩處隊列中，其中一處隊列用于發送給待測試設計模塊；
當激勵產生器產生好數據的同時，也會將啟動信號設為有效，此時驗證模型可以直接檢測到該啟動信號，然后從激勵產生器中取出數據進行處理；
當驗證模型檢測到啟動信號有效時，驗證模型直接從激勵產生器的另一處隊列中直接去取數據和控制信號，驗證模型已經得到完整的報文和處理報文所需要的所有控制信號，可直接對報文數據按照設計的要求進行處理，再根據待測試設計模塊的輸出接口行為，對處理完的數據進行存儲，等待和待測試設計模塊的結果進行比較；
待測試設計模塊的輸入接口與相關的數據接收有前后時序聯系，在激勵產生器內部還需要添加時序控制模塊，用于將完整的數據以待測試設計模塊的接口要求的時序發送出去。
2.根據權利要求1所述的芯片驗證中簡化驗證模型實現的方法，其特征在于，當待測試設計模塊返回可以繼續發送的控制信號時，激勵產生器才可以發送數據。
3.根據權利要求1所述的芯片驗證中簡化驗證模型實現的方法，其特征在于，當待測試設計模塊返回不能再發送的控制信號時，激勵產生器就必須停止對待測試設計模塊的激勵發送。
4.根據權利要求1所述的芯片驗證中簡化驗證模型實現的方法，其特征在于，所述待測試設計模塊的輸入接口設有相關的流量控制信號，數據不能無限制的發送。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于盛科網絡（蘇州）有限公司，未經盛科網絡（蘇州）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610015464.9/1.html，轉載請聲明來源鉆瓜專利網。
