[發明專利]自參考數模轉換器

有效

• 申請號: 201610010055.X
• 申請日: 2016-01-08
• 公開（公告）號: CN105790762B
• 公開（公告）日: 2019-11-19
• 發明（設計）人: D·A·登普西
• 申請（專利權）人: 亞德諾半導體集團
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/66
• 代理公司: 11038 中國國際貿易促進委員會專利商標事務所
• 代理人: 申發振<國際申請>=<國際公布>=<進入

1.一種自參考數模轉換器(DAC)系統，包括：

DAC；

數字信號處理電路；

積分器；和

比較器；

其中積分器：

接收和處理DAC的第一和第二輸出；和

提供輸出信號到比較器，所述比較器可操作地處理在模擬環境中的第一和第二輸出，并提供數字反饋信號到數字信號處理電路并且進一步到DAC。

2.如權利要求1所述的系統，其中，第一和第二輸出被時間分隔，使得所述積分器被配置成接收在第一時間的輸出和在第二時間的第二輸出。

3.如權利要求1所述的系統，其中，第一和第二輸出是DAC的第一和第二差分輸出，其被積分器同時接收和積分。

4.如權利要求1所述的系統，其中：

該DAC具有多個DAC通道；和

所述第一和第二輸出包括來自多個DAC通道的不同輸出。

5.如權利要求1所述的系統，其中，所述反饋信號提供DAC線性的指示。

6.如權利要求1所述的系統，其中所述數字信號處理電路：

提供數字輸入信號到DAC；和

接收來自比較器的數字反饋信號。

7.如權利要求6所述的系統，其中所述數字信號處理電路：

對比數字輸入信號來檢查數字反饋信號；和

基于檢查修改第二數字輸入信號，以校準DAC傳遞函數。

8.如權利要求1所述的系統，其中所述數字信號處理電路：

接收多個數字反饋信號；

存儲該數字反饋信號的各個作為數據點；和

檢查多個數據點以修改提供給DAC的數字輸入碼。

9.如權利要求1所述的系統，其中，所述數字信號處理電路被數字耦合至積分器。

10.如權利要求1所述的系統，其中，所述數字信號處理電路被數字耦合到多路復用器，所述多路復用器被提供在DAC和積分器之間。

11.如權利要求7所述的系統，其中，在校準DAC傳遞函數隨后，所述積分器和比較器可操作地從DAC解耦。

12.如權利要求1所述的系統，進一步包括在DAC和積分器的輸出節點之間提供的緩沖器。

13.如權利要求1所述的系統，其中，所述系統不包括額外的內部模擬混合信號電路或額外的外部電路，以提供用于校準DAC的參考。

14.如權利要求1所述的系統，其中，相同DAC用于信號產生和反饋DAC的目的。

15.如權利要求6所述的系統，其中，基于從所述比較器接收的多個數字反饋信號，所述數字信號處理電路分析DAC的性能。

16.如權利要求15所述的系統，其中，所述數字信號處理電路比較基于所接收的數字反饋信號的數據點和預定范圍的預期響應特性。

17.一種用于自校準的數模轉換器(DAC)的方法，該方法包括：

通過數字信號處理電路提供輸入代碼到DAC；

通過積分器積分在模擬環境中的多個DAC輸出；

響應于所述多個DAC輸出的積分，由比較器提供數字反饋信號到數字信號處理電路；和

使用數字反饋信號校準所述DAC。

18.如權利要求17所述的方法，進一步包括：

通過比較基于數字反饋信號的數據點和預定范圍的預期響應特性，分析DAC的性能。