[發明專利]多層互連線路板的鏈路阻抗測試方法

有效

• 申請號: 201610009243.0
• 申請日: 2016-01-01
• 公開（公告）號: CN105675990B
• 公開（公告）日: 2019-01-18
• 發明（設計）人: 范紅;王紅飛;陳蓓
• 申請（專利權）人: 廣州興森快捷電路科技有限公司;深圳市興森快捷電路科技股份有限公司;廣州市興森電子有限公司
• 主分類號: G01R27/02
• 分類號: G01R27/02
• 代理公司: 廣州市越秀區哲力專利商標事務所(普通合伙) 44288
• 代理人: 湯喜友

本發明公開了多層互連線路板的鏈路阻抗測試方法，所述方法包括以下步驟：S1、獲取所需測量線路的位置；S2、分析所需測量線路所在的鏈路，并找出該鏈路終端位置處的測試點；S3、在測試點處測量整條鏈路的TDR曲線；S4、選取所需測量線路所對應的TDR曲線區域，并計算平均值。本發明可以準確反映鏈路各段的阻抗值。

技術領域

本發明涉及一種測試方法，尤其是多層互連線路板的鏈路阻抗測試方法。

背景技術

在PCB線路阻抗測試中，一般會設計與所需要控制的阻抗線的線寬、布線層的銅厚、疊層結構完全相同的阻抗測試條。阻抗測試條和實際線路，以及阻抗測試條所處環境與實際線路所處的真實環境均存在一定差異，如殘銅率、流膠、基板銅厚、介厚均勻性、蝕刻均勻性等，而該差異直接造成采用阻抗測試條測出的線路阻抗與實際線路阻抗并不一致。因此，為了準確測量某一層的線路阻抗，通常會以所需測量線路為測量對象，并將與所需測量線路端部直接連接的孔作為測試點，而所需測量線路可以是單端線，也可以是差分線。

在多層互連PCB中，所需測量線路與其他層線路一起相連構成鏈路，而所需測量線路并非總是處于整個鏈路的終端。如此，當所需測量線路并不位于鏈路終端時，以所需測量線路端部直接連接的孔作為測試點測試時，由于位于該測試點的孔同時與所需測量線路以及其他線路連接，因此會導致發射信號分流，使得測出的線路阻抗值偏小，造成測試結果嚴重失真，或者是錯誤的測試結果。

發明內容

針對現有技術的不足，本發明的目的旨在于提供一種多層互連線路板的鏈路阻抗測試方法，該方法可以用于多層互連線路板的鏈路阻 抗測試。

為實現上述目的，本發明采用如下技術方案：

多層互連線路板的鏈路阻抗測試方法，所述方法包括以下步驟：

S1、獲取所需測量線路的位置；

S2、分析所需測量線路所在的鏈路，并找出該鏈路終端位置處的測試點；

S3、在測試點處測量整條鏈路的TDR曲線，該TDR曲線的不同時間段內的點與鏈路上各段互連的線路阻抗值一一對應。；

S4、選取所需測量線路所對應的時間段內的TDR曲線，統計該時間段內TDR曲線上各點對應的阻抗值，并計算所需測量線路的阻抗平均值。

優選的，在所述步驟S2中還包括確定所需測量線路與測試點所對應的鏈路終端之間相隔k段線路。

進一步的，在所述步驟S4中TDR曲線從起點開始的第k+1段即為所需測量線路所對應的TDR曲線。

優選的，當所需測量線路為單端線時，所述測試點為鏈路終端位置的過孔上的焊盤和附近的地孔上的焊盤；當所需測量線路為差分線時，所述測試點為鏈路終端位置的差分孔上的焊盤。

優選的，在步驟S2中采用genesis軟件分析出所需測量線路所在的鏈路并找出測試點位置，以及確定測試點與所需測量線路之間相隔k段線路。

優選的，在步驟S3中采用阻抗測試儀測量整條鏈路的TDR曲線。

進一步的，在步驟S4中采用阻抗測試儀根據對應時間段的TDR曲線計算所需測量線路的阻抗平均值。

優選的，所需測量線路的長度為1inch-4inch之間。

相比現有技術，本發明的有益效果在于：

對于多層互連線路板的鏈路阻抗測試，以鏈路終端位置處的過孔上的焊盤和過孔附近的地孔上的焊盤或差分孔上的焊盤為測試點時，可以準確反映鏈路各段線路的阻抗值。

附圖說明

圖1為本發明的測試方法流程圖；