[發明專利]一種SOI單端口SRAM單元及其制作方法

有效

• 申請號: 201610008919.4
• 申請日: 2016-01-07
• 公開（公告）號: CN105551518B
• 公開（公告）日: 2018-09-25
• 發明（設計）人: 陳靜;何偉偉;伍青青;羅杰馨;王曦
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G11C11/41
• 分類號: G11C11/41;G11C11/412;H01L21/8244;H01L27/11
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種SOI單端口SRAM單元及其制作方法，所述單元包括：第一反相器，由第一PMOS晶體管及第一NMOS晶體管組成；第二反相器，由第二PMOS晶體管及第二NMOS晶體管組成；獲取管，由第三、第四NMOS晶體管組成。本發明的SRAM單元中，組成第一反相器及第二反相器的四個晶體管均采用L型柵，且L型柵的彎折角外側區域設有重摻雜體接觸區。本發明可以在犧牲較小單元面積的情況下有效抑制PD SOI器件中的浮體效應以及寄生三極管效應引發的漏功耗以及晶體管閾值電壓漂移，提高單元的抗噪聲能力。并且本發明制造工藝不引入額外掩膜板、與現有邏輯工藝完全兼容，單元內部采用中心對稱結構，不僅有利于MOS管的尺寸和閾值電壓等匹配，還有利于形成陣列，方便全定制SRAM芯片。

技術領域

本發明屬于存儲器設計及制作領域，涉及一種SOI單端口SRAM單元及其制作方法。

背景技術

SOI技術自上世紀80年代發明以來，它相對于普通體硅工藝，具有寄生電容小、功耗低、速度快和天然的抗單粒子閂鎖(Single-Event-Latchup，SEL)能力，使得SOI技術很適合于工作在片上系統(System-on-Chips，SoC)、低功耗以及抗輻射等場合；另外，靜態隨機存儲器(Static Random Access Memory，SRAM)廣泛應用于消費電子、汽車電子、處理器一級緩存和二級緩存中；所以，將SOI技術應用到SRAM設計中，具有一定優勢。

根據MOS管體區的耗盡程度，SOI進一步可分為全耗盡(Full-Depleted，FD)SOI和部分耗盡(Partially-Depleted,FD)SOI。針對部分耗盡SOI技術，由于MOS管其體區與源區電學上隔開，導致體區是懸空的；在正常工作時，漏極電勢較高，反型溝道的電子從源極運動到漏極時，被電場加速，當運動到被靠近漏體結時，此時因為在電場最強，電子獲得了額外的能量，并與晶格上的原子發生碰撞形成電子-空穴對；電子速度快，在很短的時間內被加速到漏極；然而空穴速度相對較慢，沿著電場方向慢慢移動到體區、源區等低電勢區域，移動到體區的空穴很容易被源極提供的電子進行復合掉，而移動到體區時，因其電勢浮空而使得空穴在體區慢慢積累，直接會影響MOS管的閾值電壓，從而使MOS管性能發生變化，這就是浮體效應。另外，PD SOI MOS管中還有寄生三極管效應，是指MOS管的源極、體區以及漏極分別為N、P以及N，類似于三極管中的發射極、基極以及集電極，也就是MOS管寄生一個天然的NPN三極管；這個基極是懸空的。一般地，基極沒有正電荷時，其電勢與發射極電勢相同，故其三極管不會導通；若浮體效應發生，基極正電荷積累到一定程度時，基極和發射極電勢達到一定程度時，其三極管會導通，在漏極會產生大電流的現象。浮體效應和寄生三極管效應會造成PD SOI SRAM單元的性能變化，例如漏電增大、抗噪聲能力降低。

目前常用的靜態隨機存儲器單元主要采用六晶體管類型，由兩個上拉P型晶體管、兩個下拉N型晶體管和兩個傳輸門N型晶體管構成，字線控制兩個傳輸門N型晶體管的開關，通過位線寫入或讀出存儲數據，其中，這六個晶體管均采用普通MOS管。

一般地，PD SOI MOS管中由于浮體效應和寄生三極管效應，設計者常常會將MOS管體區引出來(NMOS體區接到低電勢，也就是與源區電勢短接；PMOS體區接到高電平)，將電勢保持固定從而抑制這兩者效應；常見的體接觸就是T-型柵MOS管和H-型柵MOS管，但這和相同尺寸的非體接觸MOS管相比，其面積會高出很多。如果直接將T-型MOS管應用到SRAM單元當中，單元面積會增大1倍左右，甚至更多(應用H-型柵)。

因此，如何提供一種SOI單端口SRAM單元及其制作方法，在盡量減小芯片面積的前提下有效抑制MOS管的浮體效應、寄生三極管效應，從而增強六晶體管靜態隨機存儲器單元的穩定性以及降低漏功耗，成為本領域技術人員亟待解決的一個重要技術問題。

發明內容