[發明專利]MOS晶體管的制備方法

在審

• 申請號: 201610006710.4
• 申請日: 2016-01-06
• 公開（公告）號: CN106952820A
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 楊曉芳;蔡建祥
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/266
• 代理公司: 上海光華專利事務所31219
• 代理人: 余明偉

技術領域

本發明屬于半導體制備技術領域，特別涉及一種MOS晶體管的制備方法。

背景技術

在現有的NMOS/PMOS晶體管制備工藝中，通過阱離子注入、輕摻區域雜離子注入、源/漏極離子注入及阱接出區域離子注入等工藝分別在半導體襯底內形成阱、輕摻雜區域、源/漏極及阱接出區域，在形成上述結構的離子注入過程中，共需要4塊離子注入掩膜(mask)。

MTE(成熟工藝精進)工藝相較于常規工藝，增加了一層M0(零層金屬層)作為互連層，以提高電路密度并減少后道金屬工藝中的金屬層的數量。同時，在MTE工藝中，在形成M0之前，需要對所述阱接出區域相應的區域進行離子預摻雜，以降低PMOS晶體管的襯底漏電流(I_Boff)。雖然在對阱接出區域相應的區域進行離子預摻雜時可以與形成阱接出區域時使用同一塊掩膜，但MTE工藝中與現有常規工藝一樣，在半導體襯底內形成阱、輕摻雜區域、源/漏極及阱接出區域的離子注入過程中，每道離子注入工藝均需要一塊掩膜，即共需要4塊離子注入掩膜。掩膜的價格較高，在制備工藝中使用多塊掩膜，必定會造成生產成本的增加。

發明內容

本發明針對現有技術存在的上述不足，提出了一種MOS晶體管的制備方法，用于解決現有技術中使用多塊掩膜而造成的生產成本增加的問題。

為實現上述目的及其他相關目的，本發明提供一種MOS晶體管的制備方法，包括以下步驟：

提供半導體襯底；

提供第一掩膜，依據所述第一掩膜在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構；

依據所述第一掩膜在所述阱結構內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域；

提供第二掩膜，依據所述第二掩膜在對應于后續要形成阱接出區域的輕摻雜區域進行第一類型離子預注入，使得該區域內的離子摻雜類型由第二類型轉為第一類型；

提供第三掩膜，依據所述第三掩膜在所述半導體襯底內進行第二類型離子注入，以在所述半導體襯底內形成源/漏極；

依據所述第二掩膜在第一類型離子預注入區域內進行第一類型離子注入，以在所述半導體襯底內形成阱接出區域。

作為本發明的MOS晶體管的制備方法的一種優選方案，所述半導體襯底內形成有STI結構。

作為本發明的MOS晶體管的制備方法的一種優選方案，依據所述第一掩膜在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構的具體方法為：

在所述半導體襯底表面涂覆第一光刻膠層，使用第一掩膜圖形化所述第一光刻膠層，以在所述第一光刻膠層內形成貫穿所述第一光刻膠層的第一開口，所述第一開口與后續要形成的阱結構的位置相對應；

依據所述第一光刻膠層在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構；

去除所述第一光刻膠層。

作為本發明的MOS晶體管的制備方法的一種優選方案，在形成所述阱結構后，形成所述輕摻雜區域之前，還包括在所述半導體襯底上依次形成柵氧化層及柵多晶硅層的步驟。

作為本發明的MOS晶體管的制備方法的一種優選方案，依據所述第一掩膜在所述阱結構內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域的具體方法為：

在所述半導體襯底表面涂覆第二光刻膠層，再次使用所述第一掩膜圖形化所述第二光刻膠層，以在所述第二光刻膠層內形成貫穿所述第二光刻膠層的第二開口，所述第二開口與后續要形成的輕摻雜區域的位置相對應；

依據所述第二光刻膠層，并采用柵極自對準工藝在所述半導體襯底內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域；

去除所述第二光刻膠層。

作為本發明的MOS晶體管的制備方法的一種優選方案，依據所述第二掩膜在對應于后續要形成阱接出區域的輕摻雜區域進行第一類型離子預注入，使得該區域的離子摻雜類型由第二類型轉為第一類型的具體方法為：

在所述半導體襯底表面涂覆第三光刻膠層，使用第二掩膜圖形化所述第三光刻膠層，以在所述第三光刻膠層內形成貫穿所述第三光刻膠層的第三開口，所述第三開口與后續要形成的阱接出區域的位置相對應；

依據所述第三光刻膠層對所述半導體襯底內進行第一類型離子注入，使得對應于阱接觸區域的輕摻雜區域內的離子摻雜類型由第二類型轉為第一類型；

去除所述第三光刻膠層。