[發(fā)明專(zhuān)利]多閾值電壓鰭式晶體管的形成方法有效
| 申請(qǐng)?zhí)枺?/td> | 201610006598.4 | 申請(qǐng)日: | 2016-01-06 |
| 公開(kāi)(公告)號(hào): | CN106952874B | 公開(kāi)(公告)日: | 2019-11-01 |
| 發(fā)明(設(shè)計(jì))人: | 李勇 | 申請(qǐng)(專(zhuān)利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司 |
| 主分類(lèi)號(hào): | H01L21/8238 | 分類(lèi)號(hào): | H01L21/8238;H01L29/49 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 閾值 電壓 晶體管 形成 方法 | ||
一種多閾值電壓鰭式晶體管的形成方法,包括:提供包括第一N型閾值區(qū)、第二N型閾值區(qū)、第一P型閾值區(qū)和第二P型閾值區(qū)的襯底,襯底表面分別具有鰭部;在襯底表面形成隔離層;在隔離層和鰭部表面形成介質(zhì)層,介質(zhì)層內(nèi)具有第一溝槽、第二溝槽、第三溝槽、第四溝槽;在第一溝槽、第二溝槽、第三溝槽和第四溝槽底部形成柵介質(zhì)層;在第三溝槽內(nèi)形成第一P型功函數(shù)層;在第一P型功函數(shù)層表面以及第一溝槽、第二溝槽和第四溝槽內(nèi)形成第二P型功函數(shù)層;在第一溝槽內(nèi)的第二P型功函數(shù)層上形成第一N型功函數(shù)層;在第一N型功函數(shù)層以及第二溝槽、第三溝槽和第四溝槽內(nèi)形成第二N型功函數(shù)層。形成多閾值電壓鰭式晶體管的方法簡(jiǎn)單。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,尤其涉及一種多閾值電壓鰭式晶體管的形成方法。
背景技術(shù)
互補(bǔ)型金屬氧化物半導(dǎo)體管(Complementary Metal-Oxide-Semiconductor,CMOS)是構(gòu)成集成電路的基本半導(dǎo)體器件之一。所述互補(bǔ)型金屬氧化物半導(dǎo)體管包括:P型金屬氧化物半導(dǎo)體(PMOS)和N型金屬氧化物半導(dǎo)體(NMOS)。
現(xiàn)有技術(shù)為了在減小柵極尺寸的同時(shí)控制短溝道效應(yīng),采用高K介質(zhì)材料取代常規(guī)的氧化硅等材料作為晶體管的柵介質(zhì)層,采用金屬材料取代常規(guī)的多晶硅等材料作為晶體管的柵電極層。而且,為了調(diào)節(jié)PMOS管和NMOS管的閾值電壓,現(xiàn)有技術(shù)會(huì)在PMOS管和NMOS管的柵介質(zhì)層表面形成功函數(shù)層(work function layer);其中,PMOS管的功函數(shù)層需要具有較高的功函數(shù),而NMOS管的功函數(shù)層需要具有較低的功函數(shù)。因此,在PMOS管和NMOS管中,功函數(shù)層的材料不同,以滿足各自功函數(shù)調(diào)節(jié)的需求。
現(xiàn)有技術(shù)形成互補(bǔ)型金屬氧化物半導(dǎo)體管時(shí),在形成PMOS管的區(qū)域和形成NMOS管的區(qū)域的半導(dǎo)體襯底表面分別形成偽柵極層;以所述偽柵極層為掩膜形成源區(qū)和漏區(qū)后,在半導(dǎo)體襯底表面形成與偽柵極層表面齊平的介質(zhì)層;在形成介質(zhì)層之后,去除PMOS管的區(qū)域或NMOS管的區(qū)域的偽柵極層,在介質(zhì)層內(nèi)形成開(kāi)口,并依次在所述開(kāi)口內(nèi)沉積柵介質(zhì)層、功函數(shù)層和柵電極層。其中,柵電極層的材料為金屬,柵介質(zhì)層的材料為高K材料,所述形成互補(bǔ)型金屬氧化物半導(dǎo)體管的方法即用于形成高K金屬柵(HKMG,High K Metal Gate)的后柵(Gate Last)工藝。此外,形成于PMOS管的區(qū)域的功函數(shù)層材料、與形成于NMOS管的區(qū)域的功函數(shù)層材料不同。
然而,以現(xiàn)有技術(shù)形成多閾值電壓晶體管的工藝過(guò)于復(fù)雜,而且不利于晶體管的尺寸縮小。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種多閾值電壓鰭式晶體管的形成方法,所述形成多閾值電壓鰭式晶體管的方法簡(jiǎn)單,有利于縮小鰭式晶體管的尺寸。
為解決上述問(wèn)題,本發(fā)明提供一種多閾值電壓鰭式晶體管的形成方法,包括:提供襯底,所述襯底包括第一N型閾值區(qū)、第二N型閾值區(qū)、第一P型閾值區(qū)和第二P型閾值區(qū),所述第一N型閾值區(qū)、第二N型閾值區(qū)、第一P型閾值區(qū)和第二P型閾值區(qū)的襯底表面分別具有鰭部;在所述襯底表面形成隔離層,所述隔離層覆蓋所述鰭部的部分側(cè)壁,且所述隔離層表面低于所述鰭部的頂部表面;在所述隔離層和鰭部表面形成介質(zhì)層,所述第一N型閾值區(qū)的介質(zhì)層內(nèi)具有橫跨所述鰭部的第一溝槽,所述第二N型閾值區(qū)的介質(zhì)層內(nèi)具有橫跨所述鰭部的第二溝槽,所述第一P型閾值區(qū)的介質(zhì)層內(nèi)具有橫跨所述鰭部的第三溝槽,所述第二P型閾值區(qū)的介質(zhì)層內(nèi)具有橫跨所述鰭部的第四溝槽,所述第一溝槽、第二溝槽、第三溝槽和第四溝槽分別暴露出部分鰭部的側(cè)壁和頂部表面;在所述第一溝槽、第二溝槽、第三溝槽和第四溝槽底部的隔離層和鰭部上形成柵介質(zhì)層;在所述第三溝槽內(nèi)的柵介質(zhì)層表面形成第一P型功函數(shù)層;在所述第一P型功函數(shù)層表面以及第一溝槽、第二溝槽和第四溝槽內(nèi)的柵介質(zhì)層表面形成第二P型功函數(shù)層;在所述第一溝槽內(nèi)的第二P型功函數(shù)層上形成第一N型功函數(shù)層;在所述第一N型功函數(shù)層以及第二溝槽、第三溝槽和第四溝槽內(nèi)的第二P型功函數(shù)層上形成第二N型功函數(shù)層;在所述第一溝槽、第二溝槽、第三溝槽和第四溝槽內(nèi)的第二N型功函數(shù)層表面形成分別填充滿所述第一溝槽、第二溝槽、第三溝槽和第四溝槽的柵極層。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610006598.4/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
H01L 半導(dǎo)體器件;其他類(lèi)目中不包括的電固體器件
H01L21-00 專(zhuān)門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專(zhuān)門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專(zhuān)門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專(zhuān)門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





