[發(fā)明專利]一種基于Cadence Via自動(dòng)對(duì)齊的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201610002639.2
• 申請(qǐng)日: 2016-01-06
• 公開(kāi)（公告）號(hào): CN105653807A
• 公開(kāi)（公告）日: 2016-06-08
• 發(fā)明（設(shè)計(jì)）人: 劉金鳳;張得文;李曉
• 申請(qǐng)（專利權(quán)）人: 浪潮集團(tuán)有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 濟(jì)南信達(dá)專利事務(wù)所有限公司 37100
• 代理人: 姜明

技術(shù)領(lǐng)域

本發(fā)明涉及EDA技術(shù)領(lǐng)域，具體的說(shuō)就是一種基于CadenceVia自動(dòng)對(duì)齊的方法。

背景技術(shù)

隨著社會(huì)的發(fā)展,人們對(duì)電子產(chǎn)品的要求也越來(lái)越高,電子信息行業(yè)為了迎合和 滿足大眾的心理,也在進(jìn)行不斷的研究和實(shí)踐,開(kāi)發(fā)出新的電子產(chǎn)品,促進(jìn)信息時(shí)代的發(fā) 展。PCB板卡設(shè)計(jì)作為發(fā)展的基石，需要不斷的改進(jìn)與創(chuàng)新。

目前PCB板卡設(shè)計(jì)時(shí)，在雙面板和多層板中，為連通各層之間的印制導(dǎo)線，在各層 需要連通的導(dǎo)線的交匯處鉆上一個(gè)公共孔，即過(guò)孔。孔本身存在著對(duì)地的寄生電容，同時(shí)也 存在著寄生電感，往往也會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)。在工藝上，過(guò)孔的孔壁圓柱 面上用化學(xué)沉積的方法鍍上一層金屬，用以連通中間各層需要連通的銅箔，而過(guò)孔的上下 兩面做成圓形焊盤(pán)形狀，過(guò)孔的參數(shù)主要有孔的外徑和鉆孔尺寸。在PCB板卡上存在眾多過(guò) 孔，通常存在過(guò)孔散亂，布局分散等情況，占用較多PCB板卡空間，嚴(yán)重影響PCB板卡上通過(guò) net的設(shè)計(jì)，也破壞了板卡外觀美觀。

發(fā)明內(nèi)容

本發(fā)明針對(duì)現(xiàn)有技術(shù)存在的不足之處，提供了一種基于CadenceVia自動(dòng)對(duì)齊的 方法。

本發(fā)明所述一種基于CadenceVia自動(dòng)對(duì)齊的方法，解決上述技術(shù)問(wèn)題采用的技 術(shù)方案如下：所述基于CadenceVia自動(dòng)對(duì)齊的方法,在CadenceLayout設(shè)計(jì)中，通過(guò)編寫(xiě) 設(shè)置PCB板中自動(dòng)對(duì)齊Via的SKILL程序，然后將該SKILL程序放入到Skill菜單中，實(shí)施該 SKILL程序能夠一鍵設(shè)置改變?cè)瓉?lái)Via的位置，使得Via一鍵自動(dòng)對(duì)齊。

優(yōu)選的，通過(guò)修改PCB板中自動(dòng)對(duì)齊Via的SKILL程序的部分配置文件，然后將該 SKILL程序放入到Skill菜單中，并執(zhí)行該SKILL程序，對(duì)Layout設(shè)計(jì)的后臺(tái)數(shù)據(jù)庫(kù)進(jìn)行直接 修改，能夠一鍵改變?cè)瓉?lái)Via的位置。

優(yōu)選的，所述基于CadenceVia自動(dòng)對(duì)齊的方法,其具體實(shí)施步驟包括：

1)選擇當(dāng)前需要改動(dòng)的Via；

2）選擇一個(gè)Via作為一個(gè)基本點(diǎn)；

3）根據(jù)設(shè)計(jì)需要選擇需要的Via的間距和位置；

4）運(yùn)行SKILL，Via自動(dòng)變成所需位置；

5）運(yùn)行SKILL運(yùn)行結(jié)束，輸出Done命令。

本發(fā)明的一種基于CadenceVia自動(dòng)對(duì)齊的方法與現(xiàn)有技術(shù)相比具有的有益效果 是：本發(fā)明所述方法，實(shí)施步驟簡(jiǎn)單，操作起來(lái)方便易行，在CadenceLayout設(shè)計(jì)中，能夠一 鍵設(shè)置改變?cè)瓉?lái)Via的位置，實(shí)現(xiàn)一鍵自動(dòng)對(duì)齊；使得PCB板中Via間距統(tǒng)一，布局比以前美 觀，同時(shí)擴(kuò)大了net設(shè)置空間，提高了板卡利用率。

附圖說(shuō)明

附圖1為沒(méi)有采用本發(fā)明所述方法前的示意圖；

附圖2為采用本發(fā)明所述方法后的示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參考 附圖，對(duì)本發(fā)明所述一種基于CadenceVia自動(dòng)對(duì)齊的方法進(jìn)一步詳細(xì)說(shuō)明。

本發(fā)明所述一種基于CadenceVia自動(dòng)對(duì)齊的方法,在CadenceLayout設(shè)計(jì)中， 通過(guò)編寫(xiě)設(shè)置PCB板中自動(dòng)對(duì)齊Via(過(guò)孔)的SKILL程序，然后將該SKILL程序放入到Skill 菜單中，實(shí)施該SKILL程序，就能一鍵設(shè)置改變?cè)瓉?lái)Via的位置，實(shí)現(xiàn)Via一鍵自動(dòng)對(duì)齊。通過(guò) 本發(fā)明所述方法，避免Via不齊導(dǎo)致的布局空間不夠，布局不美觀等問(wèn)題，從而大大提高了 工作效率。

實(shí)施例1：

本實(shí)施例所述一種基于CadenceVia自動(dòng)對(duì)齊的方法,在CadenceLayout設(shè)計(jì)中，通 過(guò)修改PCB板中自動(dòng)對(duì)齊Via的SKILL程序的部分配置文件，然后將該SKILL程序放入到 Skill菜單中，并執(zhí)行該SKILL程序，對(duì)Layout設(shè)計(jì)的后臺(tái)數(shù)據(jù)庫(kù)進(jìn)行直接修改，能夠一鍵改 變?cè)瓉?lái)Via的位置，使得Via一鍵自動(dòng)對(duì)齊。

采用本實(shí)施例所述基于CadenceVia自動(dòng)對(duì)齊的方法,其具體實(shí)施步驟包括：

2)選擇當(dāng)前需要改動(dòng)的Via；

2）選擇一個(gè)Via作為一個(gè)基本點(diǎn)；

3）根據(jù)設(shè)計(jì)需要選擇需要的Via的間距和位置；

4）運(yùn)行SKILL，Via自動(dòng)變成所需位置；

5）運(yùn)行SKILL運(yùn)行結(jié)束，輸出Done命令。