[其他]模數轉換器中的被動模擬采樣及保持有效

申請號：	201590001033.6	申請日：	2015-10-09
公開（公告）號：	CN208768053U	公開（公告）日：	2019-04-19
發明（設計）人：	M·M·古瑪蘭瑟德耶爾;S·莫南吉	申請（專利權）人：	亞德諾半導體集團
主分類號：	H03M1/12	分類號：	H03M1/12
代理公司：	中國國際貿易促進委員會專利商標事務所 11038	代理人：	申發振
地址：	百慕大群島(***	國省代碼：	百慕大群島;BM
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	采樣電容器轉換電容器電荷轉移階段模擬輸入電壓模數轉換器采樣階段試驗階段耦合到采樣二進制加權在位配置
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

在示例實施例中，提供了一種促進被動模擬采樣和保持的模數轉換器(ADC)，并且包括一對二進制加權轉換電容器陣列，一對采樣電容器和配置每個轉換電容器陣列和采樣電容器用于采樣階段、電荷轉移階段和位試驗階段的多個開關。在采樣階段，采樣電容器與轉換電容器分離并耦合到模擬輸入電壓。在電荷轉移階段期間，采樣電容器耦合到轉換電容器并與模擬輸入電壓分離。在位試驗階段，采樣電容器與轉換電容器分離。

技術領域

本技術領域本公開一般涉及電路，更具體地涉及用于模數轉換器中的被動模擬采樣和保持的方法和裝置。

背景技術

代表中高分辨率ADC的大部分ADC市場的模數轉換器(ADC)(例如逐次逼近寄存器(SAR)ADC)可以提供高達5Msps的采樣率，分辨率從8到18位。SAR架構允許將高性能，低功耗的ADC封裝在小尺寸的應用中。一些ADC實現二進制搜索算法；因此，雖然內部電路可能以幾兆赫茲(MHz)運行，但由于采用逐次逼近算法，ADC采樣率是該數字的一小部分。請注意，ADC將模擬信號轉換為數字數字(稱為采樣)流，每個采樣表示在特定時刻的模擬信號幅度。每個時間間隔的采樣數稱為采樣速率，通常以每秒樣本的量測量。

某些ADC(例如，SAR ADC)產生表示輸入模擬電壓(V_IN)的大小的數字代碼。ADC工作在兩個階段-采樣階段和位試驗階段。在采樣階段，采集輸入電壓。在位試驗階段期間，將輸入電壓與測試電壓進行比較，以確定輸入電壓是否大于或小于各個測試電壓。雖然實現ADC有許多變化，但基本架構包括采樣保持電路，可在位測試階段保持采樣保持的V_IN。

控制邏輯迫使N位寄存器(逐次逼近寄存器)的最高有效位(MSB)為高(例如，1)。N位寄存器連接到數模轉換器(DAC)，高位值強制DAC輸出(V_DAC)為V_REF/2，其中V_REF為ADC提供的參考電壓。通常，V_REF是輸入電壓允許的最高電平。V_IN和V_DAC之間的比較由比較器執行，以確定V_IN是否小于或大于V_DAC。如果V_IN大于V_DAC，則比較器輸出為邏輯高電平或1，N位寄存器的MSB保持為1。相反，如果V_IN小于V_DAC，則比較器輸出為邏輯低電平，MSB的寄存器被清除為邏輯0?？刂七壿嬋缓笠苿拥较乱粋€位，強制位為高電平，并進行另一個比較。位試驗過程在從MSB到最低有效位(LSB)位置的所有位位置上遞增地操作，直到產生對應于輸入電壓的完整數字代碼。

許多ADC使用采用電荷再分配的電容DAC來產生模擬輸出電壓。電容DAC通常由具有二進制加權值的電容器陣列組成。通常，用于MSB(MSB電容)的電容器具有最高的電容，并且用于LSB(LSB電容)的電容具有最小的電容。在采樣階段期間，陣列的公共端子(例如，所有電容器共享連接的端子)連接到地，并且所有空閑端子連接到輸入信號(V_IN)。采樣后，公共端與地斷開，自由端與V_IN斷開，從而有效地捕獲與電容陣列上的輸入電壓成比例的電荷。然后將所有電容器的空閑端子連接到地，將公共端子負極驅動到等于-V_IN的電壓。

作為位試驗階段的二進制搜索算法的第一步，MSB電容器的底板與地線斷開并連接到V_REF，在正方向上驅動公共端子等于V_REF/2的量。因此，公共端子上的電壓為V_COMMON＝-V_IN+V_REF/2。如果V_COMMON<0(即V_IN>V_REF)，比較器輸出將產生邏輯1。如果V_IN<V_REF/2，比較器輸出將產生邏輯0。下一個較小電容器的底板連接到V_REF，并將新的V_COMMON電壓與地相比較。該過程繼續，直到所有位都被確定。