[發明專利]互補電流場效應晶體管裝置及放大器

有效

• 申請號: 201580083441.5
• 申請日: 2015-07-29
• 公開（公告）號: CN108141215B9
• 公開（公告）日: 2020-11-06
• 發明（設計）人: R·C·朔貝爾;S·M·朔貝爾
• 申請（專利權）人: 電路種子有限責任公司
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

本發明涉及新穎及發明性復合裝置結構，從而實現利用亞閾值操作的基于電荷的方法，以用于設計模擬CMOS電路。確切地說，本發明涉及基于一對互補n型及p型電流場效應晶體管的固態裝置，所述電流場效應晶體管中的每一個具有兩個控制端口，亦即低阻端口和柵控端口，而常規固態裝置具有一個控制端口，亦即柵控端口。這種新穎固態裝置提供優于所述常規裝置的各種改良。

相關申請的交叉引用

不適用。

技術領域

本發明涉及新穎及發明性復合裝置結構，從而實現利用亞閾值操作的基于電荷的方法，以用于設計模擬CMOS電路。

背景技術

相關技術描述

隨著新千年到來對連接的需求量正極快速地擴增。到2015年末，全球網絡連接數量將超出世界人口的兩倍，并且估計在2020年超過300億個裝置將無線地連接到云端形成物聯網(或“IoT”)。使得這個新時代在過去二十年來出現的移動計算和無線通信中有了革命性發展。遵循摩爾定律，高集成度且高性價比的硅互補金屬氧化物半導體(CMOS)裝置的發展允許將數字和模擬系統元件，如大型模數轉換器或收發器，并入到更高性價比的單晶片解決方案中。

然而，在近幾年里，雖然數字電路在很大程度上遵循了預測路徑且得益于將CMOS技術擴展到超深亞微米(亞-μm)，但模擬電路尚不能夠遵循同樣的趨勢，并且在模擬設計無模式上的轉變的情況下可能永遠無法實現。模擬和射頻(或“RF”)設計人員仍在努力探索如何制造高性能集成電路(或“IC”)以實現超深亞-μm特征尺寸而不會損失縮小尺寸的優勢；包含功率降低、覆蓋面緊湊以及操作頻率更高。要突破現有的模擬設計科學以滿足新千年片上系統(SoC)的要求，需要真正的模式上的轉變。

現有技術：

模擬電路的核心構建塊是放大器。離散組件放大器自由使用電阻器、電容器、電感器、變壓器和非線性元件以及各種類型的晶體管。通常可忽略各種組件之間不合需要的寄生效應。然而，為了在集成電路內構建放大器，無法輕易獲得正常的模擬電路組件，且如果真要如此的話，通常采用特殊IC工藝擴展以獲得這些電路元件。由于集成電路放大器極為靠近且通過其所集成到的硅晶片耦合在一起，因此集成電路放大器上的寄生效應較嚴重。摩爾定律IC工藝進步集中于數字、微處理器和存儲器工藝發展。由于需要一代(約18個月)或兩代來擴展IC工藝以并入模擬組件，因此最新工藝單芯片系統上一般并未包含模擬功能。這些“混合模式”IC工藝不易獲得、依賴于供應商且較貴以及高度受制于參數變化。需要大量工程改造以在對其IC供應商和工藝節點變得具有特異性的任何IC上包含稀少的模擬功能。由于針對每個工藝節點謹慎且特異性地設計或布置模擬電路，因此這類模擬電路極不便攜帶。除這種限制以外，模擬電路設計工程師正變得稀缺并且正慢慢退休而沒有足夠的替代。

運算放大器(或運放(OpAmp))是處理模擬信息所必需的基本IC模擬增益塊。運放利用晶體管極高匹配對來在電壓輸入處形成晶體管差分對。匹配是在集成電路上易于獲得的參數，但為了達到所需等級的匹配，會使用許多考慮因素：相同質心布局、多個大型裝置、阱隔離度和物理布局技術，以及許多其它考慮因素。大面積匹配的晶體管組還用于電流鏡和負載裝置。運放需要電流源以用于偏置。運放另外需要電阻器和電容器(或RC)補償極以防止振蕩。電阻器對于“R”來說必不可少，且RC時間常數的值相對精確。電阻器的值過大會使放大器過慢且過小，從而導致振蕩。恒定的“偏置”電流增加了消耗的功率。一般來說，這些偏置電流想要大于全信號操作期間所需的峰值電流。

由于IC工藝縮小，閾值電壓保持略微恒定。這是因為金屬氧化物半導體(或MOS)閾值截止曲線不隨IC工藝縮小而改變，且總的芯片關態泄漏電流必須保持足夠小以不影響全芯片電源泄漏。所述閾值和飽和電壓往往會占用整個電源電壓，從而不為模擬電壓擺幅保留足夠空間。為了適應這種信號擺幅電壓缺乏，運放設置有多組電流鏡，從而進一步使其設計變得復雜，同時消耗更多功率且使用額外的物理布局面積。本專利引入在電源電壓收縮遠低于1伏時甚至運行得更好的放大器設計。