[發明專利]具有有源阻尼的電壓源轉換器（VSC）控制系統

有效

• 申請號: 201580082822.1
• 申請日: 2015-09-01
• 公開（公告）號: CN108292843B
• 公開（公告）日: 2019-09-13
• 發明（設計）人: L.哈內福斯
• 申請（專利權）人: ABB瑞士股份有限公司
• 主分類號: H02J3/24
• 分類號: H02J3/24;H02M5/257;G05B19/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李嘯;劉春元

本發明涉及一種電壓源轉換器（VSC）控制系統（1），其用于VSC中的諧振的有源阻尼（AD）。該控制系統包括規則的鎖相環（PLL）（2）以及慢PLL（3）。布置該控制系統以使AD信號的虛（q）部從慢PLL中獲得。配置慢PLL用于具有低于要被衰減的諧振的頻率的閉環帶寬。需要第二PLL（3）來解決由VSC上的PLL（2）控制環路的負阻抗效應引起的穩定性問題。

技術領域

本發明涉及用于VSC中的諧振的有源阻尼（AD）的電壓源轉換器（VSC）控制系統。

背景技術

足夠高的功率額定的電壓源轉換器（VSC）可導致同步（基波）頻率f₁附近的柵格共振(grid resonances)的擾動。特別關注的是子同步扭轉共振(torsional resonances)。在三相域中（以及在等價的二相域域中），幾十赫茲（Hz）范圍中的扭轉共振頻率f_r被鏡像到頻率f₁-f_r。因而它保持子同步，即它出現在同步頻率之下。經常地，系統的固有阻尼足以避免共振擾動，但是在一些情況中，需要子同步阻尼控制器。在弱柵格中，最低的電氣柵格共振可接近但高于同步頻率，即它是超同步的。同樣在這種情況中，可發生擾動。

通過“近同步”，我們此處意指共振頻率可以是子同步的或超同步的，但是在后者的情況中通常不大于2 f₁。

子同步阻尼方案（圖3中所示），已由K.M.Alawasa、Y.A.-R.I.Mohamed和W.Xu提出，在“PWM電壓源轉換器和功率網絡之間的子同步交互作用的有源減緩”中，vol.29，no.1，pp.121-134，2014年1月。該阻尼方案包括鎖相環（PLL）并且對扭轉共振的阻尼是有效的。

發明內容

以上提及的由Alawasa等人提出的阻尼方案被示出具有缺陷，在于鎖相環（PLL）結果的負面影響。本發明的目的是提出降低或消除該負面影響的改進的VSC控制系統。通過仿真示出穩定操作。本發明可用于高壓直流（HVDC）應用，但也構思了如靈活交流傳輸系統（FACTS）和中間電壓驅動應用的其它功率應用。

根據本發明的一方面，提供有用于VSC中的諧振的有源阻尼（AD）的電壓源轉換器（VSC）控制系統。該控制系統包括規則的鎖相環（PLL）以及慢PLL。布置該控制系統以使 AD的同步dq幀中的虛部從慢PLL中是可獲得的。配置慢PLL用于具有低于在同步dq幀（即具有實軸和虛軸的坐標系）中的、要被衰減的諧振的頻率的閉環帶寬。

要注意的是，合適的情況下，任何該方面的任何特征可應用于任何其它方面。同樣地，任何該方面的任何優點可應用于任何其它方面。所附實施例的其它目的、特征以及優點將從以下具體的公開中、從所附加的獨立權利要求以及從附圖中變得明顯。

一般地，除非本文在其它方面明確定義，否則在權利要求中使用的所有術語都要根據它們在本技術領域中的普通意思來解釋。對“一/一個/該元件、裝置、組件、部件/步驟等”的所有參考，除非在其它方面明確陳述，否則要被開放地解釋為參考該元件、裝置、組件、部件、步驟等中的至少一個實例。本文公開的任何方法的步驟，不需要以公開的準確順序執行，除非明確陳述。對于本公開的不同特征/組件的“第一”、“第二”等的使用僅旨在區分該特征/組件與其它相似的特征/組件并且不向該特征/組件賦予任何順序或層級。

附圖說明

將通過示例方式，參考附圖描述實施例，附圖中：

圖1是標準VSC控制系統的示意電路圖。

圖2是主電路模型的示意圖示。

圖3是根據現有技術的具有AD的VSC控制系統的示意電路圖。

圖4是根據本發明的具有AD的VSC控制系統的實施例的示意電路圖。