[發(fā)明專利]用于形成相同管芯上的具有變化的溝道材料的晶體管的技術(shù)

有效

• 申請(qǐng)?zhí)枺?/td>: 201580080863.7
• 申請(qǐng)日: 2015-06-12
• 公開（公告）號(hào): CN107710411B
• 公開（公告）日: 2022-07-26
• 發(fā)明（設(shè)計(jì)）人: G.A.格拉斯;A.S.墨菲;H.卡姆;T.加尼;K.詹布納坦;C.S.莫哈帕特拉
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H01L27/092
• 分類號(hào): H01L27/092;H01L29/78;H01L21/336;H01L21/8238
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 徐紅燕;杜荔南

1.一種集成電路，包括：

包括襯底半導(dǎo)體材料的襯底；

包括第一溝道材料的第一晶體管，所述第一溝道材料在所述襯底上并且包括與所述襯底半導(dǎo)體材料不同且接觸的第一半導(dǎo)體材料；以及

包括第二溝道材料的第二晶體管，所述第二溝道材料在所述襯底上并且包括與所述第一半導(dǎo)體材料不同并且與所述襯底半導(dǎo)體材料不同且接觸的第二半導(dǎo)體材料；

包括第三溝道材料的第三晶體管，所述第三溝道材料在所述襯底上并且包括與所述第一和第二半導(dǎo)體材料不同并且與所述襯底半導(dǎo)體材料不同且接觸的第三半導(dǎo)體材料，其中所述襯底是塊狀硅（Si），所述第二半導(dǎo)體材料包括硅鍺（SiGe）或III-V材料中的一個(gè)，并且所述第三半導(dǎo)體材料包括SiGe或III-V材料中的另一個(gè)；

其中所述第二半導(dǎo)體材料與所述襯底半導(dǎo)體材料之間的界面是基本上平面的，因?yàn)樗鼋缑媸欠强堂婊牟⑶一旧蠜]有無定形化和結(jié)晶損壞。

2.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一半導(dǎo)體材料包括硅（Si）。

3.根據(jù)權(quán)利要求1所述的集成電路，其中第二晶體管包括形成在所述第二半導(dǎo)體材料中的源極/漏極區(qū)。

4.根據(jù)權(quán)利要求1所述的集成電路，其中第一和第二晶體管中的至少一個(gè)包括包含與溝道材料不同的材料的源極和漏極區(qū)。

5.根據(jù)權(quán)利要求1所述的集成電路，其中第一和第二晶體管中的每一個(gè)是各自具有三個(gè)柵極的基于翅片的場(chǎng)效應(yīng)晶體管（FinFET）。

6.根據(jù)權(quán)利要求1所述的集成電路，其中第一和第二晶體管中的至少一個(gè)具有納米線或納米帶配置。

7.根據(jù)權(quán)利要求1所述的集成電路，其中第一和第二晶體管中的至少一個(gè)具有平面配置。

8.一種互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）器件，包括根據(jù)權(quán)利要求1-7中的任一項(xiàng)所述的集成電路。

9.一種計(jì)算系統(tǒng)，包括根據(jù)權(quán)利要求1-7中的任一項(xiàng)所述的集成電路。

10.一種集成電路，包括：

塊狀硅襯底；

從襯底延伸且與所述襯底的塊狀硅接觸的第一翅片；以及

與所述第一翅片相鄰的第二翅片，所述第二翅片從襯底延伸且與所述襯底的塊狀硅接觸，其中所述第一翅片和所述第二翅片包括鍺或III-V半導(dǎo)體材料中的一個(gè)；

從所述襯底延伸且與所述襯底的塊狀硅接觸的第三翅片；以及

與所述第三翅片相鄰的第四翅片，其中所述第三翅片和所述第四翅片包括鍺或III-V半導(dǎo)體材料中的另一個(gè)；

其中所述第一翅片和所述襯底之間的第一界面與所述第二翅片與所述襯底之間的第二界面是共面的，其中所述第一界面和所述第二界面是非刻面化的并且基本上沒有無定形化和結(jié)晶損壞，因?yàn)樗龅谝唤缑婧退龅诙缑婢哂猩儆?0000個(gè)缺陷/線性cm，以及

其中所述第三翅片和所述襯底之間的第三界面與所述第四翅片與所述襯底之間的第四界面是共面的，其中所述第三界面和所述第四界面是非刻面化的并且基本上沒有無定形化和結(jié)晶損壞，因?yàn)樗龅谌缑婧退龅谒慕缑婢哂猩儆?0000個(gè)缺陷/線性cm。

11.根據(jù)權(quán)利要求10所述的集成電路，還包括：

形成在第一翅片上的第一晶體管；以及

形成在第二翅片上的第二晶體管。

12.根據(jù)權(quán)利要求10所述的集成電路，還包括：

包含由第一翅片形成的溝道區(qū)的第一晶體管；以及

包含由第二翅片形成的溝道區(qū)的第二晶體管。

13.根據(jù)權(quán)利要求11-12中的任一項(xiàng)所述的集成電路，其中第一晶體管是p-MOS晶體管，并且第二晶體管是n-MOS晶體管。