[發明專利]在襯底上的氮化鎵(GaN)晶體管結構

有效

• 申請號: 201580080327.7
• 申請日: 2015-06-26
• 公開（公告）號: CN107660313B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: H·W·田;S·達斯古普塔;S·K·加德納;M·拉多薩夫列維奇;S·H·宋;R·S·周
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/78
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

1.一種集成電路，包括：

襯底，其包括半導體材料；

多個鰭狀物，其源自于所述襯底，其中，每個鰭狀物的至少一部分被氧化；

位于所述鰭狀物上和所述鰭狀物的氧化部分上方的氮化鎵(GaN)層；至少部分地位于所述鰭狀物與所述氮化鎵層之間的成核層，其中，所述成核層是氮化鋁和在700到950攝氏度的范圍內的低溫下沉積的氮化鎵的其中之一；

位于所述氮化鎵層上方的第一極化層；

位于所述第一極化層上方的漸變層；

位于所述漸變層上方的第二極化層；以及

具有溝道的鰭狀非平面晶體管，所述晶體管的溝道包括所述漸變層，

其中，所述漸變層包括以銦漸變的氮化鎵，并且所述漸變層以增加的銦含量均勻地漸變直到在所述漸變層的中間附近的5-20％的銦百分比并隨后以降低的銦含量均勻地漸變直到0％的銦百分比為止，并且其中，所述晶體管的柵極疊置體覆蓋所述第二極化層的上表面以及所述第一極化層、所述漸變層、所述第二極化層的側表面。

2.根據權利要求1所述的集成電路，其中，所述襯底是硅、硅鍺或鍺體襯底的其中之一。

3.根據權利要求1所述的集成電路，其中，晶體管源極區和漏極區包括n型摻雜氮化銦鎵、n型摻雜氮化鎵中的至少一種。

4.根據權利要求1所述的集成電路，其中，所述晶體管是增強模式晶體管。

5.根據權利要求1所述的集成電路，其中，所述晶體管與所述襯底電隔離。

6.根據權利要求1所述的集成電路，其中，所述集成電路還包括具有以下至少其中之一的晶體管：平面構造、非平面構造、二維電子氣體(2DEG)架構、三維電子氣體(3DEG)架構、多量子阱(MQW)架構或超晶格架構。

7.一種射頻(RF)開關，包括根據權利要求1所述的集成電路，其中，所述射頻開關是片上系統(SoC)實施方式的部件。

8.一種計算系統，包括根據權利要求1所述的集成電路。

9.一種鰭狀非平面晶體管，包括：

位于源自于下層體硅(Si)襯底的多個鰭狀物中的每個鰭狀物上的氮化鎵(GaN)偽襯底，其中，所述氮化鎵偽襯底與所述硅襯底電隔離；

位于溝道區之上的柵極疊置體，所述溝道區位于所述氮化鎵偽襯底中和/或上；

至少部分地位于所述鰭狀物與所述氮化鎵偽襯底之間的成核層，其中，所述成核層是氮化鋁和在700到950攝氏度的范圍內的低溫下沉積的氮化鎵的其中之一；

位于所述氮化鎵偽襯底上方的第一極化層；

位于所述第一極化層上方的漸變層；以及

位于所述漸變層上方的第二極化層，

其中，所述溝道區包括所述漸變層，所述漸變層包括以銦漸變的氮化鎵，并且所述漸變層以增加的銦含量均勻地漸變直到在所述漸變層的中間附近的5-20％的銦百分比并隨后以降低的銦含量均勻地漸變直到0％的銦百分比為止，并且其中，所述柵極疊置體覆蓋所述第二極化層的上表面以及所述第一極化層、所述漸變層、所述第二極化層的側表面。

10.根據權利要求9所述的晶體管，其中，源自于所述硅襯底的所述鰭狀物的至少一部分被氧化成二氧化硅，提供與所述硅襯底的電隔離。

11.根據權利要求9所述的晶體管，其中，位于原生的多個鰭狀物中的每個鰭狀物上的所述氮化鎵偽襯底包括多個氮化鎵偽襯底，每個氮化鎵偽襯底均對應于所述鰭狀物中的一個鰭狀物。