[發明專利]在替代溝道FINFET中的子鰭狀物側壁鈍化

有效

• 申請號: 201580080325.8
• 申請日: 2015-06-24
• 公開（公告）號: CN107660311B
• 公開（公告）日: 2022-02-11
• 發明（設計）人: G·A·格拉斯;Y·龐;A·S·默西;T·加尼;K·賈姆布納坦
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L29/10;H01L29/423;H01L29/775;H01L29/786
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;韓宏

公開了通過使用子鰭狀物鈍化層來減少基于鰭狀物的晶體管的截止狀態泄漏的技術。在一些情況下，所述技術可以包括在體硅襯底中形成犧牲鰭狀物以及沉積和平坦化淺溝槽隔離(STI)材料，去除并用替代材料(例如，SiGe或III?V族材料)替代犧牲硅鰭狀物，去除STI材料的至少部分以暴露出替代鰭狀物的子鰭狀物區域，向暴露出的子鰭狀物應用鈍化層/處理/劑，以及再沉積和平坦化附加的STI材料。然后可以執行標準晶體管形成工藝以完成晶體管器件。該技術總體上提供為基于STI的溝槽中生長的結構添加任意鈍化層的能力。鈍化層抑制子鰭狀物源極?漏極(和漏極?源極)電流泄漏。

背景技術

FinFET是圍繞半導體材料的薄帶(通常被稱為鰭狀物)構建的晶體管。晶體管包括標準場效應晶體管(FET)節點，包括柵極、柵極電介質、源極區和漏極區。器件的導電溝道位于柵極電介質下面的鰭狀物的外側。具體而言，電流沿著鰭狀物的兩個側壁(垂直于襯底表面的側面)/在兩個側壁內以及沿著鰭狀物的頂部(平行于襯底表面的側面)流動。因為這種配置的導電溝道基本上沿著鰭狀物的三個不同的外部平面區域存在，所以這種FinFET設計有時被稱為三柵極晶體管。其它類型的FinFET配置也是可用的，例如所謂的雙柵極FinFET，其中導電溝道主要僅沿著鰭狀物的兩個側壁(而不沿著鰭狀物的頂部)存在。存在與基于鰭狀物的晶體管相關聯的許多重大的性能問題。

附圖說明

圖1示出了根據本公開內容的各個實施例的形成集成電路的方法。

圖2A-L示出了根據本公開內容的各個實施例在執行圖1的方法時形成的示例性結構。

圖3A-C示出了根據本公開內容的各個實施例的使用圖1的方法形成的圖2L的結構的變型。

圖4示出了根據本公開內容的實施例的借助于使用本文公開的技術形成的集成電路結構或器件實現的計算系統。

具體實施方式

公開了通過使用子鰭狀物鈍化層來減少基于鰭狀物的晶體管的截止狀態泄漏的技術。所述技術可以包括例如將通過縱橫比俘獲(ART)或其中非硅溝道材料替代犧牲硅鰭狀物的類似集成方案形成的晶體管中的子鰭狀物側壁鈍化。根據實施例，所述技術包括在襯底中形成犧牲鰭狀物以及沉積和平坦化淺溝槽隔離(STI)材料，去除并用替代材料來替代犧牲鰭狀物，去除STI材料的至少部分以暴露出替代鰭狀物的子鰭狀物區域，向暴露出的子鰭狀物(以及結構的可能的其它區域)應用鈍化層/處理/劑，以及再沉積和平坦化附加STI材料。然后可以執行標準晶體管形成工藝(例如，STI凹陷、柵極疊置體形成、源極/漏極形成、接觸部形成)以完成晶體管器件。如根據本公開內容將意識到的，該技術總體上提供了為基于STI的溝槽中生長的結構添加任意鈍化層的能力。例如，在硅(Si)襯底的情況下，可以使用非硅材料(例如，硅鍺、鍺和III-V族材料)來替代犧牲Si鰭狀物，同時仍然允許替代鰭狀物的鈍化以降低界面陷阱密度(Dit)并改善源極-漏極泄漏。根據本公開內容，許多變型和構造將是顯而易見的。

總體概述

硅(Si)具有使其保持大量生產用于半導體器件的有用性質。一個這樣的性質是二氧化硅鈍化Si表面的能力。在Si背景下的鈍化包括界面陷阱密度(固定電荷)和雜質感應電荷(通常是移動的)都可以保持較低，例如在1E11個電荷每cm²的數量級。最近，對非Si溝道半導體器件的興趣增加。例如，Si溝道區被硅鍺(SiGe)和III-V族材料替代。然而，這種SiGe和III-V替代材料溝道的固定和移動電荷密度可能比原生Si溝道材料用于Si襯底時高數百倍甚至上千倍。這可能會由于高的源極-漏極泄漏而導致非常大的截止狀態電流，從而降低性能或使得包括替代材料溝道的器件不可行。更詳細地說，FinFET或三柵極器件具有與鰭狀物連續的子溝道區。這允許FinFET的寄生截止狀態源極-漏極(以及漏極-源極)電流泄露的導電路徑以及溝道-襯底寄生電容。