[發(fā)明專利]異質(zhì)外延N型晶體管與P型晶體管的基于阱的集成

有效

• 申請(qǐng)?zhí)枺?/td>: 201580080303.1
• 申請(qǐng)日: 2015-06-26
• 公開(kāi)（公告）號(hào): CN107660310B
• 公開(kāi)（公告）日: 2022-03-08
• 發(fā)明（設(shè)計(jì)）人: W·拉赫馬迪;M·V·梅茨;G·杜威;C·S·莫哈帕特拉;J·T·卡瓦列羅斯;A·S·默西;N·M·拉哈爾-烏拉比;T·加尼
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H01L27/092
• 分類號(hào): H01L27/092;H01L29/78;H01L21/8258
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 林金朝;王英

1.一種單片式半導(dǎo)體鰭狀物結(jié)構(gòu)，包括：

襯底的第一區(qū)域中的第一阱凹陷，所述第一阱凹陷包含設(shè)置在阱底部之上的非晶阱隔離材料、以及在所述阱隔離材料之上橫向延伸的單晶異質(zhì)外延阱材料，其中，所述阱材料通過(guò)延伸穿過(guò)所述阱隔離材料的由異質(zhì)外延材料構(gòu)成的一個(gè)或多個(gè)柱而在所述阱底部處耦合到所述襯底的晶種表面；

設(shè)置在所述第一阱凹陷之上和襯底的與所述第一區(qū)域相鄰的第二區(qū)域之上的非晶鰭狀物隔離材料；

從所述阱材料延伸并穿過(guò)所述鰭狀物隔離材料突出出來(lái)的第一晶體鰭狀物；以及

從襯底的所述第二區(qū)域延伸并穿過(guò)所述鰭狀物隔離材料而突出出來(lái)的由IV族材料構(gòu)成的第二鰭狀物。

2.根據(jù)權(quán)利要求1所述的鰭狀物結(jié)構(gòu)，其中，所述第一阱凹陷的最小橫向尺寸比所述柱的最長(zhǎng)橫向尺寸大至少一個(gè)數(shù)量級(jí)。

3.根據(jù)權(quán)利要求1所述的鰭狀物結(jié)構(gòu)，其中，所述非晶鰭狀物隔離材料圍繞設(shè)置在所述阱隔離材料之上的晶體異質(zhì)外延材料的側(cè)壁延伸，將所述晶體異質(zhì)外延材料與所述襯底的所述第二區(qū)域電絕緣。

4.根據(jù)權(quán)利要求3所述的鰭狀物結(jié)構(gòu)，其中，所述鰭狀物隔離材料接觸所述阱隔離材料。

5.根據(jù)權(quán)利要求1所述的鰭狀物結(jié)構(gòu)，其中，

所述第一晶體鰭狀物具有比所述晶體異質(zhì)外延柱材料的線位錯(cuò)密度小至少三個(gè)數(shù)量級(jí)的線位錯(cuò)密度。

6.根據(jù)權(quán)利要求2所述的鰭狀物結(jié)構(gòu)，其中：

所述第一阱凹陷的最小橫向尺寸為至少100μm；

所述柱的最長(zhǎng)橫向尺寸小于4μm；

所述柱具有至少2:1的深寬比；并且

所述第一晶體鰭狀物和所述第二鰭狀物的最小橫向尺寸小于10nm。

7.根據(jù)權(quán)利要求1所述的鰭狀物結(jié)構(gòu)，其中：

所述第一晶體鰭狀物延伸出來(lái)的所述阱材料的第一表面與所述第二鰭狀物延伸出來(lái)的所述第二區(qū)域中的第二表面成平面。

8.根據(jù)權(quán)利要求1所述的鰭狀物結(jié)構(gòu)，還包括：

所述襯底的所述第二區(qū)域中的第二阱凹陷，所述第二阱凹陷包含包括Ge的單晶IV族阱材料；并且

其中，第二鰭狀物包括從Si、Ge和SiGe構(gòu)成的組中選擇的IV族材料。

9.根據(jù)權(quán)利要求1所述的鰭狀物結(jié)構(gòu)，其中：

所述柱材料包括與所述襯底形成第一異質(zhì)結(jié)的單晶III-V材料；并且

所述第一晶體鰭狀物的所述異質(zhì)外延材料與所述阱材料形成第二異質(zhì)結(jié)。

10.根據(jù)權(quán)利要求9所述的鰭狀物結(jié)構(gòu)，其中：

所述襯底包括硅；

所述第一晶體鰭狀物包括InGaAs；并且

所述第二鰭狀物包括硅。

11.一種集成電路(IC)，包括：

從晶體硅襯底的第一區(qū)域中的阱凹陷內(nèi)包含的晶體III-V材料的一個(gè)主體延伸的多個(gè)n型鰭式FET，除了穿過(guò)電介質(zhì)阱隔離材料耦合到所述襯底的晶種表面的由所述晶體III-V材料構(gòu)成的一個(gè)或多個(gè)柱之外，所述阱凹陷內(nèi)襯有所述電介質(zhì)阱隔離材料，所述主體在所述電介質(zhì)阱隔離材料之上橫向延伸；以及

從所述晶體硅襯底的第二區(qū)域延伸的多個(gè)p型鰭式FET。

12.根據(jù)權(quán)利要求11所述的集成電路，其中：

所述多個(gè)n型鰭式FET被排列在所述阱凹陷的第一橫向尺寸之上；并且

由晶體III-V材料構(gòu)成的所述一個(gè)或多個(gè)柱包括并排列在所述第一橫向尺寸和與所述第一橫向尺寸正交的第二橫向尺寸之上的多個(gè)柱。