[發(fā)明專利]一種雙路徑雙零連續(xù)時(shí)間線性均衡器

有效

• 申請(qǐng)?zhí)枺?/td>: 201580077069.7
• 申請(qǐng)日: 2015-12-09
• 公開（公告）號(hào): CN107251497B
• 公開（公告）日: 2020-06-02
• 發(fā)明（設(shè)計(jì)）人: 馬克-安德烈·拉克魯瓦
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): H04L25/03
• 分類號(hào): H04L25/03
• 代理公司: 北京潤澤恒知識(shí)產(chǎn)權(quán)代理有限公司 11319
• 代理人: 王洪

跨導(dǎo)納放大器級(jí)耦合至轉(zhuǎn)移阻抗放大器級(jí)，以形成連續(xù)時(shí)間線性均衡器。所述跨導(dǎo)納放大器級(jí)具有第一和第二增益路徑，且用于輸入第一信號(hào)和輸出第二信號(hào)。所述第一增益路徑用于向所述第一信號(hào)提供直流增益恢復(fù)和第一高頻增益。所述第二增益路徑用于向所述第一信號(hào)提供第二高頻增益。所述第二信號(hào)是由所述跨導(dǎo)納放大器級(jí)基于所述第一信號(hào)的增益恢復(fù)和所述第一信號(hào)的高頻增益而生成的。所述轉(zhuǎn)移阻抗放大器級(jí)用于輸入來自所述跨導(dǎo)納放大器級(jí)的第二信號(hào)，并將所述第二信號(hào)轉(zhuǎn)化為輸出電壓信號(hào)。

相關(guān)申請(qǐng)

本申請(qǐng)要求于2015年2月27日遞交的、發(fā)明名稱為“一種雙路徑雙零連續(xù)時(shí)間線性均衡器”的第14/633,866號(hào)美國專利申請(qǐng)案的在先申請(qǐng)優(yōu)先權(quán)，其全部?jī)?nèi)容通過引用結(jié)合在本申請(qǐng)中。

技術(shù)領(lǐng)域

本發(fā)明通常涉及通信系統(tǒng)，特別地，涉及發(fā)送器和接收器之間的信號(hào)補(bǔ)償，以補(bǔ)償有損傳輸介質(zhì)造成的損耗。

背景技術(shù)

隨著數(shù)據(jù)速率的提高，以及并排附加信道使得系統(tǒng)設(shè)計(jì)越來越復(fù)雜，保持信號(hào)完整性將會(huì)是一個(gè)挑戰(zhàn)。信號(hào)經(jīng)過系統(tǒng)內(nèi)各種互連設(shè)備傳輸?shù)竭_(dá)其目的地，所以發(fā)送器、連接器、走線以及印刷電路板(printed circuit board，簡(jiǎn)稱PCB)跡線和接收器之間發(fā)生的任何電損耗將會(huì)影響信號(hào)的時(shí)序和質(zhì)量。

波形失真可以由諸如殘樁和過孔阻抗失配、頻率相關(guān)衰減以及信號(hào)跡線間的電磁耦合(即串?dāng)_)引起。經(jīng)過信道的高速信號(hào)也受到了高頻損耗，例如，反射、介質(zhì)損耗以及趨膚效應(yīng)所導(dǎo)致的損耗。這些損耗降低了信號(hào)的質(zhì)量，使得接收器難以正確解讀信號(hào)。

由于銅背板不提供足夠的帶寬來支持這些較高信令速率，因此，為了提高鏈路的質(zhì)量，已經(jīng)使用了諸如均衡器等信號(hào)調(diào)節(jié)設(shè)備。

均衡器是一種補(bǔ)償發(fā)送器和接收器之間的信道引起的高頻損耗的設(shè)備。均衡是一種信號(hào)調(diào)節(jié)技術(shù)，在這種技術(shù)中，在發(fā)送器、接收器或者通過鏈路上某處的信號(hào)調(diào)節(jié)器來操控波形，以補(bǔ)償失真。

發(fā)射均衡通過放大信號(hào)的高頻內(nèi)容而使傳輸?shù)男盘?hào)預(yù)失真，以補(bǔ)償經(jīng)過信道的預(yù)期損耗量。信號(hào)的關(guān)鍵部分被信道衰減，造成了一個(gè)開眼，使得接收器可以容易地解讀該信號(hào)。

接收均衡是在信號(hào)傳輸經(jīng)過信道后，通過恢復(fù)由于信道衰減而丟失的高頻內(nèi)容來補(bǔ)償信號(hào)。一種接收均衡技術(shù)可以采用連續(xù)時(shí)間線性均衡器(continuous time linearequalizer，簡(jiǎn)稱CTLE)，有時(shí)也可稱作增益峰值放大器(gain peaking amplifier，簡(jiǎn)稱GPA)。多級(jí)CTLE是針對(duì)接收均衡的費(fèi)用最低、功耗最低的選擇。另外，CTLE不需要參考時(shí)鐘。均衡電路通常在專用集成電路(application-specific integrated circuit，簡(jiǎn)稱ASIC)、串行器/解串器(serializer/deserializer，簡(jiǎn)稱SerDes)設(shè)備以及類似電路中實(shí)現(xiàn)，并通常安裝在中繼器、驅(qū)動(dòng)器、交換機(jī)和路由器等的PCB上。

現(xiàn)請(qǐng)參見圖1，圖1示出了可以采用均衡，特別是CTLE的示例應(yīng)用。第一接口線路板100和第二接口線路板102耦合至背板104。第一接口線路板100包括ASIC 112，第二接口線路板包括ASIC 110。接口線路板102上的ASIC 110包括用于發(fā)送信號(hào)的發(fā)送器，接口線路板100上的ASIC 112包括具有CTLE的接收器。接口線路板102通過背板104上銅跡線經(jīng)過連接器108和106將信號(hào)傳輸至接口線路板100。更具體地，接口線路板102上的ASIC 110通過背板104將信號(hào)傳輸至接口線路板100上的ASIC 112上的接收器。

所采用的信令方案通常是一種使功率遍布在頻率范圍的方案。在一些有線應(yīng)用(例如，路由器和交換機(jī))中，數(shù)字?jǐn)?shù)據(jù)的調(diào)制通常是采用2(PAM2)或4(PAM4)級(jí)非歸零(non-return to zero，簡(jiǎn)稱NRZ)脈沖振幅調(diào)制來實(shí)現(xiàn)。在PAM2或PAM4調(diào)制中，信號(hào)功率遍布在較大頻譜(從接近零赫茲到1/Ts以上，其中，Ts是傳輸?shù)谋忍鼗蛘叻?hào)時(shí)長，例如，大約為30至200微微秒)中。