[發明專利]功率半導體器件

在審

• 申請號: 201580076511.4
• 申請日: 2015-02-18
• 公開（公告）號: CN107548521A
• 公開（公告）日: 2018-01-05
• 發明（設計）人: P·甘蒙;C·W·陳
• 申請（專利權）人: 華威大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L29/165;H01L29/739;H01L29/78
• 代理公司: 北京德琦知識產權代理有限公司11018
• 代理人: 袁媛,王珍仙

技術領域

本發明涉及一種功率半導體器件，特別是一種碳化硅上硅(silicon-on-silicon)半導體器件。

背景技術

能夠在惡劣環境和/或高溫(例如>300℃)下運行的半導體器件在廣泛領域中受到極大關注，包括(但不限于)石油和天然氣勘探、航空航天、運輸和可再生能源。

然而，高溫趨于對現有的硅基器件具有不利影響。當環境溫度升高到300℃及以上時，p-n結漏電流呈指數增加，并且漂移電阻和溝道電阻線性增加，導致功率損耗增加，并且導致由于自熱引起的較大的熱失控敏感性。功率半導體器件，例如絕緣柵雙極晶體管(IGBT)和金屬氧化物半導體場效應晶體管(MOSFET)特別容易受到損害，因為由于導電損耗和開關損耗引起的自熱效應可能導致高的結殼(junction-to-case)溫度。

碳化硅(SiC)半導體器件在高達300℃和300℃以上是穩定的，并且由于碳化硅具有高熱導率(硅的熱導率的三倍)和極低的本征載流子濃度，而不易于自熱。然而，SiC/SiO₂界面傾向于經受差的溝道遷移率，這導致非常高的溝道電阻。因此，硅基器件傾向于在低于300℃的溫度下的低電壓至中等電壓應用(即低于600V)中使用。事實上，低電壓至中等電壓應用最常用于垂直的體硅器件，例如(按照額定電壓排序)MOSFET、超結MOSFET和IGBT。

已經在具有厚的掩埋氧化物(即二氧化硅)的厚膜絕緣體上硅(SOI)中實現了呈現出高達600V及以上的阻斷電壓的橫向功率MOSFET。這種類型的器件具有這樣的優點：其可以在同一襯底上支持電源和邏輯電路，而使用掩埋氧化物來隔離電路的不同部分。然而，這種布置并未被廣泛采用，部分上由于較高的加工成本，但主要是因為差的熱性能：掩埋氧化物不僅是電絕緣的，而且是隔熱的。所以，沒有有效地去除由歐姆損耗和器件開關導致的熱量。因此，即使在低環境溫度下，結殼溫度(即有源半導體區和周圍環境之間的溫度差)也可能超過100℃。然而，在惡劣環境中，環境溫度可能超過200℃。

盡管已經針對開發硅襯底上三階(three-step)立方碳化硅(3C-SiC)器件做出相當大的努力，但是相對較少的工作深入研究涉及碳化硅襯底上硅的器件。

如以下所描述的，例如F.Udrea等：“Silicon/Oxide/Silicon Carbide(SiOSiC)-A New Approach to High-Voltage，High-Frequency Integrated Circuits”，Materials Science Forum，第389-393卷，第1255頁(2002)和S.G.Whipple“Demonstration of Hybrid Silicon-on-Silicon Carbide Wafers and Electrical Test Structures with Improved Thermal Performance”，MRS Proceedings，第911卷(2006)，已經制造了其中硅結合到氧化的碳化硅襯底上的結構。當器件斷開時，引入氧化物層可以有助于減少通過襯底的泄漏，更好地隔離功率器件并且使結合過程更容易。然而，這種途徑重新引入自熱效應。

還研究了異質結構，其中硅與下面的碳化硅襯底直接接觸。

M.R.Jennings等：“Si/SiC Heterojunctions Manufacture by Direct Wafer Bonding”Electrochemical and Solid State Letters，第11卷，第H306-H308頁(2008)和A.Pérez-Tomás等：“Si/SiC bonded wafer:A route to carbon free SiO₂on SiC”，Applied Physic Letters，第94卷，第103510頁(2009)，描述了使用層轉移工藝生產的硅-碳化硅異質結結構。