[發明專利]驗證主上游單元和主下游單元間的數據傳輸的完整性的方法

有效

• 申請號: 201580064717.5
• 申請日: 2015-11-26
• 公開（公告）號: CN107005348B
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 亞恩·文登巴維埃雷;克里斯托菲·蒂齊;O·嘉蕾;塞巴斯蒂安·勒諾萊特
• 申請（專利權）人: 賽峰電子與防務公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L12/46;H04L12/40
• 代理公司: 北京派特恩知識產權代理有限公司11270
• 代理人: 王琳,姚開麗

1.一種用于驗證主上游單元(10a)和主下游單元(20a)之間的數據傳輸的完整性的方法，所述方法的特征在于所述方法包括實現以下步驟：

(a)由所述主上游單元(10a)的數據處理模塊(11a)生成第一幀(T1)并傳輸到所述主上游單元(10a)的接口模塊(12a)，所述第一幀包括要被傳輸的數據的數據包(P1)和所述數據包(P1)的循環冗余碼(E1)，

(b)由所述主上游單元(10a)的所述接口模塊(12a)將所述第一幀(T1)封裝在第二幀(T2)中，所述第二幀還包括所述第一幀(T1)的循環冗余碼(C1)；

(c)將所述第二幀(T2)傳輸到所述主下游單元(20a)的接口模塊(22a)和至少一個輔上游單元(10b)的接口模塊(12b)；

(d)由所述主下游單元(20a)的接口模塊(22a)和所述至少一個輔上游單元(10b)的接口模塊(12b)從所述第二幀(T2)中提取所述第一幀(T1)；并傳輸到所述主下游單元(20a)的數據處理模塊(21a)和所述至少一個輔上游單元(10b)的數據處理模塊(11b)；

(e)由所述主下游單元(20a)的所述數據處理模塊(21a)從所述第一幀(T1)中提取數據包(P1)；并且由所述至少一個輔上游單元(10b)的數據處理模塊(21a)提取數據包(P1)的循環冗余碼(E1)；

(f)由所述主上游單元(10a)的所述接口模塊(12a)將所述數據包(P1)的循環冗余碼(E1)封裝在第三幀(T3)中；

(g)將所述第三幀傳輸到所述至少一個輔上游單元(10b)的接口模塊(12b)；

(h)由所述至少一個輔上游單元(10b)的接口模塊(12b)從所述第三幀(T3)中提取數據包(P1)的循環冗余碼(E1)；并且傳輸到所述至少一個輔上游單元(10b)的數據處理模塊(11b)；

(i)由所述至少一個輔上游單元(10b)的數據處理模塊(11b)比較從所述第一幀(T1)和從所述第三幀(T3)中提取出的各個循環冗余碼(E1)；并且僅在比較結果為肯定的時才確認到所述主下游單元(20a)的數據傳輸的完整性，

其中，所述主上游單元是飛行控制處理器，所述主下游單元是致動器控制處理器。

2.根據權利要求1所述的方法，其中，步驟(c)還包括將所述第二幀(T2)傳輸到至少一個輔下游單元(20b)的接口模塊(22b)；步驟(d)包括由所述至少一個輔下游單元(20b)的接口模塊(22b)從所述第二幀(T2)提取所述第一幀(T1)，并且傳輸到所述至少一個輔下游單元(20b)的數據處理模塊(21b)；以及步驟(e)包括由所述至少一個輔下游單元(20b)的數據處理模塊(21b)從所述第一幀(T1)提取數據包(P1)。

3.根據權利要求2所述的方法，包括額外的步驟(j)：將由所述至少一個輔下游單元(20b)的數據處理模塊(21b)提取的數據包(P1)傳輸到所述主下游單元(20a)的數據處理模塊(21a)；由所述主下游單元(20a)的數據處理模塊(21a)比較所接收到的各數據包(P1)；以及僅在比較結果為肯定的時才確認到所述主下游單元(20a)的數據傳輸的完整性。

4.根據前述權利要求任一項所述的方法，其中要被傳輸的數據包(P1)是由所述主上游單元(10a)的數據處理模塊(11a)根據控制數據生成的第一數據包，步驟(e)包括由所述至少一個輔上游單元(10b)的數據處理模塊(21a)從所述第一幀(T1)中提取數據包(P1)；并且所述方法還包括：由所述至少一個輔上游單元(10b)的數據處理模塊(11b)根據與所述第一數據包(P1)的相同的控制數據來生成第二數據包(P2)；由所述至少一個輔上游單元(10b)的數據處理模塊(11b)比較所述第一數據包(P1)和所述第二數據包(P2)；以及僅在比較結果為肯定的時才確認到所述主下游單元(20a)的數據傳輸的完整性。