[發明專利]用于執行沖突檢測的方法和裝置

有效

• 申請號: 201580064532.4
• 申請日: 2015-11-23
• 公開（公告）號: CN107003849B
• 公開（公告）日: 2021-03-02
• 發明（設計）人: C·J·休斯;E·烏爾德-阿邁德-瓦爾;R·瓦倫天;M·B·吉爾卡爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 何焜

1.一種處理器，包括：

第一源向量寄存器，用于存儲第一組數據元素；

第二源向量寄存器，用于存儲第二組數據元素；

沖突檢測邏輯，用于執行指定的比較操作，所述指定的比較操作將所述第一組數據元素中的每一個與來自所述第二組的指定的數據元素進行比較并且生成一組比較結果，所述比較操作從由大于比較、小于比較、大于或等于比較、小于或等于比較以及不等于比較組成的組中選擇；以及

目的地向量寄存器，用于存儲所述一組比較結果，最終結果基于所述一組比較結果而產生，其中，所述最終結果過濾所述第一組數據元素與所述第二組數據元素之間的一個或多個讀取-讀取比較結果。

2.如權利要求1所述的處理器，其特征在于，所述比較結果包括與每個比較操作相關聯的位。

3.如權利要求2所述的處理器，其特征在于，所述比較結果的設為1的值的每個位指示所述第一組數據元素中的一個與所述第二組數據元素中的一個之間的相關聯的比較產生了真的結果。

4.如權利要求3所述的處理器，其特征在于，所述真的結果包括：對于小于比較，所述第一組數據元素中的一個小于所述第二組數據元素中的一個；對于大于比較，所述第一組數據元素中的一個大于所述第二組數據元素中的一個；對于小于或等于比較，所述第一組數據元素中的一個小于或等于所述第二組數據元素中的一個；對于大于或等于比較，所述第一組數據元素中的一個大于或等于所述第二組數據元素中的一個；或對于不等于比較，所述第一組數據元素中的一個不等于所述第二組數據元素中的一個。

5.如權利要求1所述的處理器，其特征在于，所述沖突檢測邏輯用于將所述第一組數據元素中的每一個數據元素與所述第二組數據元素中的比所述第一組數據元素中的該數據元素的有效位置低的每一個數據元素進行比較。

6.如權利要求1所述的處理器，其特征在于，所述沖突檢測邏輯用于將所述第一組數據元素中的每一個與所述第二組數據元素中的每一個進行比較。

7.如權利要求1所述的處理器，其特征在于，所述沖突檢測邏輯基于由所述沖突檢測邏輯執行的沖突檢測指令的類型來選擇會被執行的比較操作。

8.如權利要求1所述的處理器，其特征在于，所述沖突檢測邏輯基于由所述沖突檢測邏輯執行的沖突檢測指令提供的立即數來選擇會被執行的比較操作。

9.如權利要求1所述的處理器，其特征在于，所述沖突檢測邏輯用于通過執行將多個數組開始地址與多個數組結束地址進行比較的多個比較操作來執行范圍檢查。

10.如權利要求9所述的處理器，其特征在于，開始地址的數組會被存儲為所述第一源向量寄存器中的所述第一組數據元素，并且結束地址的數組會被存儲為所述第二源向量寄存器中的所述第二組數據元素。

11.如權利要求10所述的處理器，其特征在于，所述沖突檢測邏輯用于執行小于比較來確定所述開始地址中的每一個是否小于指定的一組結束地址中的每一個。

12.如權利要求11所述的處理器，其特征在于，所述沖突檢測邏輯用于進一步執行大于操作來確定所述結束地址中的每一個是否大于指定的一組開始地址。

13.如權利要求12所述的處理器，其特征在于，所述指定的一組結束地址包括比與它們進行比較的開始地址的有效位置低的結束地址，以及其中所述指定的一組開始地址包括比與它們進行比較的結束地址的有效位置低的開始地址。

14.如權利要求13所述的處理器，其特征在于，所述沖突檢測邏輯用于進一步執行小于操作來確定所述結束地址中的每一個是否小于指定的一組開始地址,并且其中，所述小于操作的結果與所述大于操作的結果被一起進行與運算以生成組合的結果。