[發(fā)明專利]保持計(jì)算系統(tǒng)中高速緩存一致性的方法、裝置和計(jì)算系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201580064473.0
• 申請(qǐng)日: 2015-12-10
• 公開（公告）號(hào): CN107003962B
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計(jì)）人: R.納加拉詹;J.S.尼爾;M.T.克林勒史密斯;D.T.巴昌德;G.庫(kù)馬爾
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F13/42
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 徐紅燕;劉春元

1.一種互連裝置，所述互連裝置包括：

高速緩存一致性跟蹤器；

數(shù)據(jù)接口，所述數(shù)據(jù)接口提供共享結(jié)構(gòu)以將所述高速緩存一致性跟蹤器通信地耦合到提供p個(gè)高速緩存一致代理的n個(gè)多核處理器，所述數(shù)據(jù)接口包括通信地耦合到所述n個(gè)多核處理器的n個(gè)輸入總線，其中n是大于或等于2的整數(shù)并且np；以及

至少一個(gè)非阻塞多路復(fù)用器，所述至少一個(gè)非阻塞多路復(fù)用器用于選擇性地從所述p個(gè)高速緩存一致代理向所述n個(gè)輸入總線提供輸入；

其中所述高速緩存一致性跟蹤器被配置成在所述n個(gè)多核處理器之間保持完全的高速緩存一致性。

2.根據(jù)權(quán)利要求1所述的互連裝置，其中所述至少一個(gè)非阻塞多路復(fù)用器是排隊(duì)多路復(fù)用器。

3.根據(jù)權(quán)利要求2所述的互連裝置，其中所述排隊(duì)多路復(fù)用器包括先進(jìn)先出隊(duì)列。

4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的互連裝置，其中所述n個(gè)輸入總線用于接收第一信號(hào)，并且還包括p個(gè)非多路復(fù)用的輸入總線以接收第二信號(hào)。

5.根據(jù)權(quán)利要求4所述的互連裝置，用于接收所述第二信號(hào)的所述p個(gè)輸入總線比用于接收所述第一信號(hào)的所述n個(gè)輸入總線具有更小的數(shù)據(jù)寬度。

6.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的互連裝置，進(jìn)一步包括p個(gè)非多路復(fù)用的輸出總線來提供返回信號(hào)。

7.根據(jù)權(quán)利要求6所述的互連裝置，其中所述p個(gè)非多路復(fù)用的輸出總線比所述n個(gè)輸入總線具有更小的數(shù)據(jù)寬度。

8.一種計(jì)算系統(tǒng)，所述計(jì)算系統(tǒng)包括：

p個(gè)高速緩存一致代理；

至少一個(gè)共享資源；以及

互連模塊，所述互連模塊用于將所述p個(gè)高速緩存一致代理通信地耦合到所述至少一個(gè)共享資源，所述互連模塊包括：

高速緩存一致性跟蹤器；

數(shù)據(jù)接口，所述數(shù)據(jù)接口提供共享結(jié)構(gòu)以將所述高速緩存一致性跟蹤器通信地耦合到提供所述p個(gè)高速緩存一致代理的n個(gè)多核處理器，所述數(shù)據(jù)接口包括通信地耦合到所述n個(gè)多核處理器的n個(gè)輸入總線，其中n是大于或等于2的整數(shù)并且np；以及

至少一個(gè)非阻塞多路復(fù)用器，所述至少一個(gè)非阻塞多路復(fù)用器選擇性地從所述p個(gè)高速緩存一致代理向所述n個(gè)輸入總線提供輸入。

9.根據(jù)權(quán)利要求8所述的計(jì)算系統(tǒng)，其中所述至少一個(gè)非阻塞多路復(fù)用器是排隊(duì)多路復(fù)用器。

10.根據(jù)權(quán)利要求9所述的計(jì)算系統(tǒng)，其中所述排隊(duì)多路復(fù)用器包括先進(jìn)先出隊(duì)列。

11.根據(jù)權(quán)利要求8-10中任一項(xiàng)所述的計(jì)算系統(tǒng)，其中所述n個(gè)輸入總線用于接收第一信號(hào)，并且還包括p個(gè)非多路復(fù)用的輸入總線以接收第二信號(hào)。