[發(fā)明專利]用于在掩碼寄存器和向量寄存器之間可變地?cái)U(kuò)展的方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201580063906.0
• 申請(qǐng)日: 2015-11-23
• 公開（公告）號(hào): CN107003845B
• 公開（公告）日: 2021-08-24
• 發(fā)明（設(shè)計(jì)）人: A·杰哈;R·瓦倫天;E·烏爾德-阿邁德-瓦爾
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 何焜

用于執(zhí)行可變掩碼?向量擴(kuò)展的裝置和方法。例如，處理器的一個(gè)實(shí)施例包括：源掩碼寄存器，用于存儲(chǔ)多個(gè)掩碼位值；索引寄存器，用于存儲(chǔ)多個(gè)索引值，每個(gè)索引值與目的地向量寄存器中的向量數(shù)據(jù)元素相關(guān)聯(lián)并且標(biāo)識(shí)源掩碼寄存器內(nèi)的位；以及可變掩碼?向量擴(kuò)展邏輯，用于通過使用來自索引寄存器的索引值將來自源掩碼寄存器的掩碼位值中的每一個(gè)擴(kuò)展至相關(guān)聯(lián)的向量數(shù)據(jù)元素，其中向量數(shù)據(jù)元素的所有位會(huì)被設(shè)置為等于由與該向量數(shù)據(jù)元素相關(guān)聯(lián)的索引值標(biāo)識(shí)的掩碼位值。

背景

技術(shù)領(lǐng)域

本發(fā)明總體涉及計(jì)算機(jī)處理器領(lǐng)域。更具體地說，本發(fā)明涉及用于在掩碼寄存器和向量寄存器之間可變地?cái)U(kuò)展的方法和裝置。

相關(guān)技術(shù)描述

指令集，或指令集架構(gòu)(ISA)是涉及編程的計(jì)算機(jī)架構(gòu)的一部分，并包括原生數(shù)據(jù)類型、指令、寄存器架構(gòu)、尋址模式、存儲(chǔ)器架構(gòu)、中斷和異常處理、以及外部輸入和輸出(I/O)。應(yīng)該注意，術(shù)語“指令”在本文中一般是指宏指令——即，提供給處理器供執(zhí)行的指令——而不是作為由處理器的解碼器解碼宏指令產(chǎn)生的結(jié)果的微指令或微操作。微指令或微操作可以配置為指示處理器上的執(zhí)行單元執(zhí)行操作以實(shí)現(xiàn)與宏指令相關(guān)聯(lián)的邏輯。

ISA與微架構(gòu)不同，微架構(gòu)是用于實(shí)現(xiàn)指令集的處理器設(shè)計(jì)技術(shù)的集合。具有不同的微架構(gòu)的處理器可共享共同的指令集。例如，奔騰四(Pentium 4)處理器、酷睿(Core^TM)處理器、以及來自加利福尼亞州桑尼威爾(Sunnyvale)的超微半導(dǎo)體有限公司(Advanced Micro Devices,Inc.)的多個(gè)處理器執(zhí)行幾乎相同版本的x86指令集(在更新的版本中加入了一些擴(kuò)展)，但具有不同的內(nèi)部設(shè)計(jì)。例如，ISA的相同寄存器架構(gòu)在不同的微架構(gòu)中可使用已知的技術(shù)以不同方法來實(shí)現(xiàn)，包括專用物理寄存器、使用寄存器重命名機(jī)制(諸如，使用寄存器別名表(RAT)、重排序緩沖器(ROB)、以及引退寄存器堆)的一個(gè)或多個(gè)動(dòng)態(tài)分配物理寄存器。除非另作說明，否則短語“寄存器架構(gòu)”、“寄存器堆”和“寄存器”在本文中用于指代對(duì)軟件/編程者以及對(duì)指令指定寄存器的方式可見的寄存器架構(gòu)、寄存器堆和寄存器。在需要區(qū)分的情況下，形容詞“邏輯的”、“架構(gòu)的”，或“軟件可見的”將用于指示寄存器架構(gòu)中的寄存器/寄存器堆，而不同的形容詞將用于指定給定微型架構(gòu)中的寄存器(例如，物理寄存器、重排序緩沖器、引退寄存器、寄存器池)。

指令集包括一個(gè)或多個(gè)指令格式。給定指令格式定義各個(gè)字段(位的數(shù)量、位的位置)以指定要執(zhí)行的操作以及對(duì)其要執(zhí)行該操作的操作數(shù)等。通過指令模板(或子格式)的定義來進(jìn)一步分解一些指令格式。例如，可將給定指令格式的指令模板定義為具有指令格式的字段的不同子集(所包括的字段通常按相同的順序，但是至少一些字段具有不同的位的位置，因?yàn)橛休^少的字段被包括)和/或定義為具有以不同的方式來解釋的給定字段。使用給定的指令格式(并且如果經(jīng)定義，則以該指令格式的一個(gè)給定的指令模板)來表達(dá)給定的指令，并且該給定的指令指定操作和操作數(shù)。指令流是具體的指令序列，其中，序列中的每條指令是按照指令格式(并且如果經(jīng)定義，按照該指令格式的指令模板中的一個(gè)給定的指令模板)的指令的發(fā)生。

附圖說明

結(jié)合以下附圖，從以下具體實(shí)施方式中可獲得對(duì)本發(fā)明更好的理解，其中：

圖1A和1B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其指令模板的框圖；

圖2A-D是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用向量友好指令格式的框圖；

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)的框圖；以及

圖4A是示出根據(jù)本發(fā)明的實(shí)施例的示例性有序取出、解碼、引退流水線以及示例性寄存器重命名的亂序發(fā)布/執(zhí)行流水線兩者的框圖；

圖4B是示出根據(jù)本發(fā)明的實(shí)施例的要包括在處理器中的有序取出、解碼、引退核的示例性實(shí)施例和示例性的寄存器重命名的亂序發(fā)布/執(zhí)行架構(gòu)核的框圖；

圖5A是單個(gè)處理器核以及它與管芯上互連網(wǎng)絡(luò)的連接的框圖；