[發明專利]用于執行融合的單個周期遞增-比較-跳轉的指令和邏輯

有效

• 申請號: 201580063903.7
• 申請日: 2015-11-23
• 公開（公告）號: CN107077321B
• 公開（公告）日: 2021-08-17
• 發明（設計）人: P.P.賴;T.N.宋達格;S.溫克爾;P.克塞卡拉基斯;E.舒赫曼
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F7/02
• 分類號: G06F7/02;G06F9/30
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王華強;付曼

在一個實施例中，使用二進制轉化將指令集架構的多個宏指令融合成單個宏指令。可融合指令序列包括遞增、比較和跳轉指令的序列。在一個實施例中，處理裝置為融合宏指令提供支持。在一個實施例中，處理裝置在處理器管線的單個執行階段內執行融合宏指令。在一個實施例中，融合宏指令在單個執行周期內執行。

技術領域

本公開涉及處理邏輯、微處理器和關聯的指令集架構的領域，其當由處理器或其它處理邏輯執行時，執行邏輯、數學或其它功能操作（包括將多個指令融合成單個機器指令）。

背景技術

指令集或指令集架構（ISA）是與編程有關的計算機架構的一部分，包括本機數據類型、指令、寄存器架構、尋址模式、存儲器架構，中斷和異常處處置以及外部輸入和輸出（I/ O）。二進制轉化（“BT”）是將為一個源（“客戶機”）ISA構建的二進制文件（binaries）轉化為另一個目標（“主機”）ISA的一般技術。使用BT，可能的是在具有不同的架構的處理器上執行為一個處理器ISA構建的應用二進制文件，而無需重新編譯高級源代碼或重寫低級匯編代碼。由于大多數傳統計算機應用僅在二進制格式中可用，因此BT非常有吸引力（因為它允許處理器執行不是為其構建的并且對其不可用的應用的潛力）。可以動態或靜態執行二進制轉化。在應用被執行時動態BT（DBT）在運行時間執行二進制轉化。在執行二進制文件之前，對二進制文件執行靜態BT（SBT）。

附圖說明

作為示例而不是限制在附圖的圖形中示出實施例，其中：

圖1A是示出根據實施例的示范有序獲取、解碼、引退管線和示范寄存器重命名、無序發布/執行管線的框圖;

圖1B是示出根據實施例的要包括在處理器中的有序獲取、解碼、引退核和示范寄存器重命名、無序發布/執行架構核的示范實施例的框圖;

圖2A-B是更特定的示范有序核架構的框圖；

圖3是具有集成存儲器控制器和專用邏輯的單核處理器和多核處理器的框圖;

圖4示出根據實施例的系統的框圖;

圖5示出根據實施例的第二系統的框圖;

圖6示出根據實施例的第三系統的框圖;

圖7示出根據實施例的片上系統（SoC）的框圖;

圖8示出根據實施例的對比使用軟件指令轉換器將源指令集中的二進制指令轉換為目標指令集中的二進制指令的框圖;

圖9A-B是示出根據實施例的用于執行融合increment_compare_jump操作的位操縱操作的框圖;

圖10A-B是示出根據實施例的increment_compare_jump指令的示范處理器實現的框圖;

圖11是根據實施例的包括用于執行融合increment_compare_jump操作的邏輯的處理系統的框圖;

圖12是根據實施例的用于處理示范融合increment_compare_jump指令的邏輯的流程圖；

圖13A-B是示出根據實施例的通用向量友好指令格式及其指令模板的框圖;

圖14A-D是示出根據本發明的實施例的示范特定向量友好指令格式的框圖;以及

圖15是根據實施例的標量和向量寄存器架構的框圖。

詳細說明