[發(fā)明專利]系統(tǒng)最大電流保護(hù)

有效

• 申請?zhí)枺?/td>: 201580063668.3
• 申請日: 2015-11-09
• 公開（公告）號: CN107003685B
• 公開（公告）日: 2020-02-18
• 發(fā)明（設(shè)計）人: E·羅特姆;N·羅森茨維格;D·拉杰萬;N·舒爾曼;G·列波維茨;T·澤維;A·加拜;J·P·羅德里格斯;J·A·卡爾森
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G05F1/10
• 分類號: G05F1/10
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 黃嵩泉

一種用于提供主動電流保護(hù)的方法和裝置。在一個實(shí)施例中，所述方法包括：在變換到集成電路(IC)的新狀態(tài)之前，通過基于所述新狀態(tài)下的單獨(dú)域頻來計算多個域中的每個域的預(yù)期電流并且將所述預(yù)期電流與其針對所述新狀態(tài)的所述多個域中的每個域的相關(guān)聯(lián)電壓相乘來計算所述IC中的所述多個域的預(yù)期功率之和；將所述和與功率限值進(jìn)行比較；以及如果所述和大于所述功率限值則降低與所述多個域中的至少一個域相關(guān)聯(lián)的所述單獨(dú)域頻以便將所述IC的總瞬時功率維持為低于所述功率限值。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及功率管理領(lǐng)域；更具體地，本發(fā)明的實(shí)施例涉及判定設(shè)備(例如，片上系統(tǒng)(SOC))的預(yù)期電流是否在所述設(shè)備的電流的范圍內(nèi)。

背景技術(shù)

高性能SoC受到一系列功率傳遞網(wǎng)絡(luò)(PDN)限制。一種這樣的限制涉及小電池及其通過來自SoC上運(yùn)行的過程的高功耗的短脈沖變得遭受應(yīng)力而出現(xiàn)故障的可能性。如果被SoC消耗的瞬時功率能夠超過設(shè)定限值，則所述瞬時功率可以顯著地影響電源和電池。而且，超過此限值可導(dǎo)致I*R壓降，所述I*R壓降可引起“藍(lán)屏”或觸發(fā)過流保護(hù)并關(guān)閉系統(tǒng)。因此，瞬時電流會對所述系統(tǒng)施加顯著限制。

為了補(bǔ)償這些PDN限制，已經(jīng)使用或者已經(jīng)開發(fā)了大量的功率管理技術(shù)。具有可在已經(jīng)超過功率限值之后使用的反應(yīng)技術(shù)。這些包括功率限值1(PL1)、功率限值2(PL2)和功率限值3(PL3)。PL1是所述系統(tǒng)可承受而不會過熱的長期CPU功率限值。PL2是到更高時鐘的、用于臨時偏差的短期脈沖限值(例如，在加載程序的同時到提高響應(yīng)性的更快時鐘頻率的快速旅行)。PL3是用于芯片上的動態(tài)電壓和頻率調(diào)整技術(shù)。以秒為單位對PL2進(jìn)行測量，而以毫秒對PL3限值進(jìn)行監(jiān)測以防止瞬時功率使用損壞設(shè)備的電池。這些技術(shù)均需要待做出的功率測量，并且響應(yīng)于那些功率管理，PL2和PL3兩者降低SoC的頻率。然而，由于這些技術(shù)需要功率測量，因此它們太慢而難以做出響應(yīng)并在其升高時降低SoC的瞬時功率。

在另一反應(yīng)方式中，平臺層上的接口在瞬時功率限值被超過時進(jìn)行監(jiān)測并且將信號從所述平臺發(fā)送至中央處理單元(CPU)以便扼制其操作并將電流降至所述瞬時限值之下。

在又另一反應(yīng)方式中，做出對每電壓調(diào)節(jié)器域的電流的計算以便查看所述電流是否在最大值(限值)之上。然而，此方式不用于多個電壓調(diào)節(jié)器(VR)域并且因此不適用于封裝層功率傳遞問題，因為限制每個VR域中的功率可導(dǎo)致不期望地降低域的性能并增加更高限值的成本。然而，由于這些技術(shù)在本質(zhì)上是反應(yīng)的，因此它們無法防止瞬時電流變得太高并在它們被返回至更安全的水平之前此造成損害。

附圖說明

通過以下給出的詳細(xì)描述并根據(jù)本發(fā)明的各實(shí)施例的附圖，將更加充分的理解本發(fā)明，然而，所述詳細(xì)說明和所述附圖不應(yīng)被用來將本發(fā)明限制于具體實(shí)施例，而是僅用于解釋和理解。

圖1是集成電路(IC)的一個實(shí)施例的框圖。

圖2A是執(zhí)行系統(tǒng)狀態(tài)變換的過程的一個實(shí)施例的流程圖。

圖2B是計算每個域的預(yù)期電流的一個實(shí)施例的流程圖。

圖3是判定是否基于功率比較來執(zhí)行系統(tǒng)狀態(tài)變換的過程的另一實(shí)施例的流程圖。

圖4是對所有域的功率進(jìn)行求和的過程的一個實(shí)施例的流程圖。

圖5是執(zhí)行每域功率計算的過程的一個實(shí)施例的流程圖。

圖6是執(zhí)行平臺功率計算的過程的一個實(shí)施例的流程圖。

圖7是可以具有多于一個核的處理器的框圖。

圖8是根據(jù)本發(fā)明的實(shí)施例的SoC的框圖。

具體實(shí)施方式