[發(fā)明專利]集成電路封裝

在審

• 申請?zhí)枺?/td>: 201580062500.0
• 申請日: 2015-11-18
• 公開（公告）號: CN107278325A
• 公開（公告）日: 2017-10-20
• 發(fā)明（設(shè)計(jì)）人: K·坎農(nóng)
• 申請（專利權(quán)）人: 高通技術(shù)國際有限公司
• 主分類號: H01L23/36
• 分類號: H01L23/36;H01L23/367;H01L23/495;H01L23/498;H01L23/552;H01L21/56;H01L21/60;H01L23/488;H01L23/31
• 代理公司: 永新專利商標(biāo)代理有限公司72002
• 代理人: 鄔少俊,王英

背景技術(shù)

對于減小電子電路的尺寸有不斷增加的動(dòng)力。已經(jīng)發(fā)展了具有減小的形狀因子的集成電路封裝的范圍。圖1示出四方扁平無引線(QFN)封裝8的例子。集成電路設(shè)置在管芯2上，管芯2由粘合劑4固定到焊盤3。在該封裝中，引線5在封裝內(nèi)部，并且接觸焊盤設(shè)置在封裝的下表面上。引線鍵合6將管芯連接到接觸焊盤5。因?yàn)橐€5不在封裝的占用空間之外延伸，這導(dǎo)致較小的封裝。

圖2示出引線上倒裝芯片(FOL)封裝10。集成電路設(shè)置在由焊球11固定到引線5的管芯2上，引線5在管芯2的下方延伸，并且因此是引線5而不是管芯附著焊盤3支撐管芯。該封裝避免對引線鍵合的需要并進(jìn)一步減小了封裝的總尺寸。

集成電路易受電磁干擾(EMI)的影響。EMI干擾可以由電路板之外的源引起或來自同一電路板上的其它器件。器件之間的EMI的問題進(jìn)一步由于器件在電路板上的間距的減小而加重。已知提供對集成電路封裝的EMI屏蔽可能將封裝的尺寸增加到不合需要的程度或可能在制造期間需要額外的工藝步驟，這可能增加制造封裝的復(fù)雜度和成本。

以下描述的實(shí)施例不限于解決用于屏蔽封裝的已知布置的任何或所有缺點(diǎn)的實(shí)施方式。

發(fā)明內(nèi)容

提供本發(fā)明內(nèi)容用于以簡化的形式介紹所選擇的概念，以下在具體實(shí)施方式中進(jìn)一步對其進(jìn)行描述。本發(fā)明內(nèi)容并不旨在識(shí)別所要求保護(hù)的主題的關(guān)鍵特征或必要特征，也不旨在用來有助于確定所要求保護(hù)的主題的范圍。

本公開的一個(gè)方面提供集成電路封裝，其包括：半導(dǎo)體管芯；引線框架，其位于第一平面中；至少一個(gè)導(dǎo)電柱結(jié)構(gòu)，其從所述第一平面向外延伸，其中所述引線框架和所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)由燒結(jié)導(dǎo)電材料形成；封裝材料，其封裝所述半導(dǎo)體管芯、所述引線框架和所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)；導(dǎo)電層，其位于所述封裝的上表面上，所述導(dǎo)電層導(dǎo)電連接到所述至少一個(gè)導(dǎo)電柱。

所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)可以具有大于所述引線框架的高度的高度。

所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)可以垂直于所述第一平面延伸。

所述封裝包括多個(gè)所述導(dǎo)電柱。

所述多個(gè)導(dǎo)電柱在所述引線框架的周邊周圍間隔開。

所述至少一個(gè)導(dǎo)電柱可以位于所述封裝的周邊上。或者，所述至少一個(gè)導(dǎo)電柱可以從所述封裝的周邊向內(nèi)偏移。

所述至少一個(gè)導(dǎo)電柱可以包括位于所述引線框架的周邊周圍的導(dǎo)電材料的連續(xù)壁。

所述壁可以位于所述封裝的周邊上。

所述導(dǎo)電層可以形成所述封裝的EMI屏蔽和所述封裝的熱屏蔽中的至少一種。

所述導(dǎo)電層可以是導(dǎo)電薄板材料。

所述導(dǎo)電層可以是燒結(jié)導(dǎo)電材料。

所述燒結(jié)導(dǎo)電材料可以是燒結(jié)金屬。

所述燒結(jié)導(dǎo)電材料可以是燒結(jié)銀。

所述燒結(jié)導(dǎo)電材料可以是傳導(dǎo)熱的。

所述燒結(jié)導(dǎo)電材料可以是傳導(dǎo)電的。

所述封裝還可以包括在所述半導(dǎo)體管芯之下的熱焊盤。導(dǎo)電路徑可以將所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)連接到所述熱焊盤。

本公開的另一方面提供一種封裝半導(dǎo)體管芯的方法，其包括：通過在需要引線框架的元件的位置處將導(dǎo)電材料沉積到載體的表面上來形成所述引線框架；通過在需要至少一個(gè)導(dǎo)電柱結(jié)構(gòu)的位置處將所述導(dǎo)電材料沉積到所述載體的所述表面上來形成所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)，其中所述導(dǎo)電材料是燒結(jié)導(dǎo)電材料；附著半導(dǎo)體管芯；將所述半導(dǎo)體管芯連接到所述引線框架；封裝所述半導(dǎo)體管芯、所述引線框架和所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)以形成包覆封裝；將導(dǎo)電層加入到所述包覆封裝的上表面，所述導(dǎo)電層導(dǎo)電連接到所述至少一個(gè)導(dǎo)電柱；以及去除所述載體。

所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)可以形成具有大于引線框架的高度的高度。

所述至少一個(gè)導(dǎo)電柱結(jié)構(gòu)可以由多個(gè)沉積所述導(dǎo)電材料的階段形成，在所述階段之間進(jìn)行固化。

加入導(dǎo)電層可以包括將一層所述導(dǎo)電材料沉積在所述包覆封裝的上表面上。

加入導(dǎo)電層可以包括將導(dǎo)電薄板附著到所述包覆封裝的上表面。

沉積所述導(dǎo)電材料可以包括以下其中之一：絲網(wǎng)印刷所述導(dǎo)電材料；印刷所述導(dǎo)電材料。

如對于技術(shù)人員將顯而易見的，優(yōu)選的特征可以視情況而組合，并可以與本發(fā)明的任何方面組合。

附圖說明

將參考附圖以舉例的方式描述本發(fā)明的實(shí)施例，其中：

圖1示出四方扁平無引線(QFN)封裝；

圖2示出引線上倒裝芯片(FOL)封裝；

圖3A-3K示出用于形成封裝的制造過程；