[發(fā)明專利]襯底中的垂直溝槽布線有效
| 申請(qǐng)?zhí)枺?/td> | 201580061527.8 | 申請(qǐng)日: | 2015-11-12 |
| 公開(公告)號(hào): | CN107112244B | 公開(公告)日: | 2020-07-14 |
| 發(fā)明(設(shè)計(jì))人: | J.龔;B.E.謝;K.C.楊;H.L.赫克;K-Y.陳 | 申請(qǐng)(專利權(quán))人: | 英特爾公司 |
| 主分類號(hào): | H01L21/48 | 分類號(hào): | H01L21/48;H01L23/00;H01L23/498;H01P3/08;H05K1/02 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 徐紅燕;張濤 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 襯底 中的 垂直 溝槽 布線 | ||
公開了一種包括襯底中的垂直溝槽布線的互連拓?fù)浣Y(jié)構(gòu)。在一個(gè)實(shí)施例中,該互連包括:具有多個(gè)層的襯底,該多個(gè)層包括第一接地平面層;形成差分信號(hào)對(duì)的一對(duì)信號(hào)導(dǎo)線,該對(duì)信號(hào)導(dǎo)線中的每個(gè)導(dǎo)線都具有第一部分和第二部分,該第二部分從第一部分延伸到該多個(gè)層中的至少一個(gè)中,其中該第二部分的寬度小于第一部分的寬度;以及其中該第一接地平面層僅是第一局部層并且具有比第一局部層更靠近該對(duì)信號(hào)導(dǎo)線的第一空隙區(qū)。
技術(shù)領(lǐng)域
本發(fā)明的實(shí)施例涉及襯底(例如印刷電路板(PCB))布線的領(lǐng)域;更特別地,本發(fā)明的實(shí)施例涉及包括差分信號(hào)對(duì)的襯底,在其中每個(gè)導(dǎo)體都包括從另一布線部分延伸的溝槽布線部分。
背景技術(shù)
當(dāng)在高速信號(hào)傳送情形中使用時(shí)傳統(tǒng)的PCB布線配置具有信道長(zhǎng)度限制。當(dāng)傳統(tǒng)的布線配置采用微帶線、帶狀線或雙帶狀線來用于高速信號(hào)傳送時(shí),平臺(tái)信道長(zhǎng)度通常被限于7或更少。例如,基于現(xiàn)在的超級(jí)筆記本?層疊中的雙帶狀線的通用串行總線(USB)3.1信道長(zhǎng)度被限于6或7。比這更大的信道長(zhǎng)度將經(jīng)歷太多的PCB損耗或要求電路設(shè)計(jì)能力或高成本的板載重定時(shí)器,這兩個(gè)都會(huì)增加與平臺(tái)相關(guān)聯(lián)的材料清單(BOM)。期望在避免與電路設(shè)計(jì)復(fù)雜性(例如電路設(shè)計(jì)驗(yàn)證成本)和將重定時(shí)器包括在內(nèi)相關(guān)聯(lián)的成本(特別是因?yàn)檫@些成本僅隨著串行輸入/輸出(I/O)數(shù)據(jù)率的增加而進(jìn)行增加)的同時(shí)具有更長(zhǎng)的信道長(zhǎng)度。
附圖說明
根據(jù)下面給出的詳細(xì)描述并且根據(jù)本發(fā)明的各種實(shí)施例的附圖將會(huì)更全面地理解本發(fā)明,然而,下面給出的詳細(xì)描述以及本發(fā)明的各種實(shí)施例的附圖不應(yīng)該被采用來將本發(fā)明限于具體實(shí)施例,而是僅用于解釋和理解。
圖1A圖示底部溝槽布線的一個(gè)實(shí)施例的橫截面視圖。
圖1B圖示介電層被隱藏在那里的圖1A的底部溝槽布線的側(cè)視圖。
圖1C圖示圖1A的底部溝槽布線的頂側(cè)視圖。
圖1D圖示具有被隱藏的介電層的圖1A的底部溝槽布線的近視圖。
圖2A圖示頂部溝槽布線的一個(gè)實(shí)施例的橫截面視圖。
圖2B圖示介電層被隱藏在那里的圖2A的頂部溝槽布線的側(cè)視圖。
圖2C圖示圖2A的頂部溝槽布線的頂側(cè)視圖。
圖2D圖示具有被隱藏的介電層的圖2A的頂部溝槽布線的近視圖。
圖3A圖示雙側(cè)溝槽布線的一個(gè)實(shí)施例的橫截面視圖。
圖3B圖示介電層被隱藏在那里的圖3A的雙側(cè)溝槽布線的側(cè)視圖。
圖3C圖示圖3A的雙側(cè)溝槽布線的頂側(cè)視圖。
圖3D圖示具有被隱藏的介電層的圖3A的雙側(cè)溝槽布線的近視圖。
圖4圖示在外側(cè)壁處延伸的溝槽布線部分的一個(gè)實(shí)施例。
圖5A和5B圖示受到自電容和互電容影響的差分阻抗。
圖6圖示使用本文所述的溝槽布線的平臺(tái)的一個(gè)實(shí)施例。
圖7圖示用于制造垂直溝槽布線的工藝的一個(gè)實(shí)施例。
圖8A-E圖示溝槽布線制造工藝。
圖9是系統(tǒng)的一個(gè)實(shí)施例的框圖。
具體實(shí)施方式
在下面的描述中,許多細(xì)節(jié)被闡述來提供對(duì)本發(fā)明的更透徹解釋。然而,對(duì)于本領(lǐng)域技術(shù)人員將明顯的是,可在沒有這些具體細(xì)節(jié)的情況下實(shí)行本發(fā)明。在其他實(shí)例中,以框圖的形式而不是詳細(xì)地示出公知結(jié)構(gòu)和設(shè)備,以便避免使本發(fā)明模糊。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201580061527.8/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





