[發明專利]用于清洗半導體元件的包含堿土金屬的清洗液、和使用其的半導體元件的清洗方法

有效

• 申請號: 201580057475.7
• 申請日: 2015-10-02
• 公開（公告）號: CN107148664B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: 尾家俊行;島田憲司
• 申請（專利權）人: 三菱瓦斯化學株式會社
• 主分類號: H01L21/304
• 分類號: H01L21/304;C11D7/02;C11D7/38;C11D17/08
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇;李茂家

根據本發明，可以提供一種去除半導體元件表面的干蝕刻殘渣和光致抗蝕劑的清洗液，所述半導體元件具有：低介電常數膜(Low?k膜)、以及選自包含10原子％以上的鈦的材料和包含10原子％以上的鎢的材料中的1種以上，所述清洗液包含選自由過氧化物、高氯酸和高氯酸鹽組成的組中的1種以上的氧化劑0.002～50質量％、堿土金屬化合物0.000001～5質量％和水。

技術領域

本發明涉及：在半導體元件的制造工序中至少抑制低介電常數層間絕緣膜、選自包含鈦的材料和包含鎢的材料中的1種以上材料的損傷、去除被處理物表面的干蝕刻殘渣和光致抗蝕劑的清洗液；和，使用其的清洗方法。

背景技術

經過高集成化的半導體元件的制造通常如下：在硅晶圓等元件上形成作為導電用布線原材料的金屬膜等導電薄膜、用于進行導電薄膜間的絕緣的層間絕緣膜，然后在其表面上均勻地涂布光致抗蝕劑而設置光敏層，對其實施選擇性的曝光、顯影處理，制作期望的光致抗蝕圖案。接著，以該光致抗蝕圖案作為掩模，對層間絕緣膜實施干蝕刻處理，從而在該薄膜上形成期望的圖案。而且，一般采用的是，將光致抗蝕圖案和通過干蝕刻處理而產生的殘渣物(以下，稱為“干蝕刻殘渣”)等利用基于氧等離子體的灰化、清洗液等完全去除之類的一系列的工序。

近年來，設計規則的微細化推進，信號傳導延遲逐漸支配高速度演算處理的限度。因此，導電用布線原材料從鋁向電阻更低的銅轉移，層間絕緣膜從硅氧化膜向低介電常數膜(相對介電常數小于3的膜。以下，稱為“Low-k膜”)的轉移正在推進。對于0.2μm以下的圖案，膜厚1μm的光致抗蝕劑中的圖案的長徑比(將光致抗蝕劑膜厚除以光致抗蝕劑線寬而得到的比)變得過大，而產生圖案崩潰等問題。為了解決該問題，有時使用如下硬掩模法：向實際想要形成的圖案膜與光致抗蝕劑膜之間插入鈦系、硅系的膜(以下，稱為“硬掩模”)，利用干蝕刻將光致抗蝕圖案暫時轉印至硬掩模，之后，以該硬掩模作為蝕刻掩模，利用干蝕刻將圖案轉印至實際想要形成的膜。該方法有如下優點：可以更換將硬掩模進行蝕刻時的氣體和將實際想要形成的膜進行蝕刻時的氣體，將硬掩模進行蝕刻時，可以選擇采用與光致抗蝕劑的選擇比的氣體，將實際的膜進行蝕刻時，可以選擇采用與硬掩模的選擇比的氣體，因此，可以利用薄的光致抗蝕劑形成圖案。另外，進行與基板的連接的接觸插頭使用包含鎢的材料。

伴隨著設計規則的微細化，晶體管的柵極絕緣膜的薄膜化接近極限，柵極絕緣膜開始使用高介電常數膜。該高介電常數膜的柵極材料中，利用以往使用的多晶硅難以控制閾值電壓，因此有時使用包含鈦、鎢的材料。另外，鋁布線中，連接不同層的布線的接觸插頭使用包含鎢的材料。

如此，去除干蝕刻殘渣、光致抗蝕劑的工序中，硬掩模、Low-k膜、包含鎢的材料、銅、銅合金露出，因此，用氧等離子體去除干蝕刻殘渣、光致抗蝕劑的情況下，硬掩模、Low-k膜、包含鎢的材料、銅、銅合金暴露于氧等離子體等而受到損傷，產生電特性的明顯劣化、之后的制造工序中產生不良情況。因此，要求抑制這些材料的損傷、且與氧等離子體工序同等程度地去除干蝕刻殘渣、光致抗蝕劑。

利用清洗液的處理中，已知通過使用強堿系的清洗液、包含氧化劑的清洗液，從而可以去除干蝕刻殘渣、光致抗蝕劑。強堿系的化學溶液也有時能夠去除殘渣，但與包含氧化劑的清洗液相比時，干蝕刻殘渣、光致抗蝕劑的去除性差。另一方面，包含氧化劑的清洗液在干蝕刻殘渣、光致抗蝕劑的去除性方面優異，但與包含鈦、鎢的材料發生液體接觸時，會對包含鈦、鎢的材料激烈地造成損傷。因此，期望能夠有效地去除干蝕刻殘渣、光致抗蝕劑、且對包含鈦的材料或包含鎢的材料不造成損傷的包含氧化劑的清洗液。進而，期望在包含鈦、鎢的材料的基礎上、對銅、銅合金不造成損傷的包含氧化劑的清洗液。

專利文獻1中提出了，利用包含氧化劑、季銨氫氧化物、烷醇胺、堿金屬氫氧化物和水的清洗液進行的布線形成方法。然而，利用該清洗液雖然能夠抑制Low-k膜的損傷、且去除殘渣，但是無法抑制包含鈦的材料的損傷。因此，該清洗液無法用于抑制包含鈦的材料和Low-k膜的損傷、去除干蝕刻殘渣的本申請目的的半導體元件的清洗(參照比較例19、20)。