[發明專利]相位以180度對齊的一階邊帶濾波器，校準邊帶差動輸出比較器的相位以減少抖動的低功率用寬帶異步式二進制相移解調電路

在審

• 申請號: 201580056104.7
• 申請日: 2015-10-15
• 公開（公告）號: CN107078983A
• 公開（公告）日: 2017-08-18
• 發明（設計）人: 本杰明·P·威爾克森
• 申請（專利權）人: 本杰明·P·威爾克森
• 主分類號: H04L27/233
• 分類號: H04L27/233;H03H17/00
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙)31260
• 代理人: 成麗杰

1.一種低功率用寬帶異步式二進制相移解調電路，該電路利用相位以180度對齊的一階邊帶濾波器，校準邊帶差動輸出比較器的相位以減少抖動，其特征在于，所述電路包括：

邊帶分離及下邊帶信號延遲部，以截至頻率為載波頻率的一階濾波器將調制的差動信號分離為下邊帶模擬信號和上邊帶模擬信號，并分別通過差動輸出比較器將下邊帶和上邊帶的模擬信號數字化為正相位信號和負相位信號，并輸出以預先設定相位延遲的下邊帶數字信號及上邊帶數字信號；

數據解調部，利用所述延遲的下邊帶正相位數字信號和所述上邊帶負相位數字信號，生成作為解調數據用的檢出時鐘使用且包括短時脈沖波干擾的第一符號邊緣信號，利用所述延遲的下邊帶負相位數字信號和所述上邊帶正相位數字信號，生成作為解調數據用的檢出時鐘使用且包括短時脈沖波干擾的第二符號邊緣信號，重疊第一符號邊緣信號和第二符號邊緣信號，并生成短時脈沖波干擾被減少的第三符號邊緣信號，基于該信號利用抗尖峰脈沖濾波器生成短時脈沖波干擾被完全去除的符號邊緣信號，利用所述符號邊緣信號和所述延遲的下邊帶正相位數字信號對數據進行解調；以及

數據時鐘恢復部，利用所述延遲的下邊帶正相位數字信號和所述解調的數據信號，恢復數據時鐘，

所述邊帶分離及下邊帶信號延遲部，包括：

一階低通濾波器，其截至頻率為載波頻率，用于將所述調制的差動信號分離為下邊帶；

第一差動輸出比較器，用于將以所述一階低通濾波器分離的下邊帶模擬信號變換為正相位和負相位的數字信號；

第一延遲電路，用于以預先設定的相位延遲所述下邊帶正相位數字信號；

第二延遲電路，用于以預先設定的相位延遲所述下邊帶負相位數字信號；

一階高通濾波器，其截至頻率為載波頻率，將所述調制的差動信號分離為上邊帶；以及

第二差動輸出比較器，用于將以所述一階高通濾波器分離的上邊帶模擬信號轉換為正相位和負相位的數字信號，

所述數據解調部，包括：

第一異或門，用于比較所述延遲的下邊帶正相位數字信號和所述上邊帶負相位數字信號；

第二異或門，用于比較所述延遲的下邊帶負相位數字信號和所述上邊帶正相位數字信號；

與門，用于生成作為所述第一符號邊緣信號和所述第二符號邊緣信號的重疊部分的所述第三符號邊緣信號；

抗尖峰脈沖濾波器，其為去除所述短時脈沖波干擾的電路，即，為用于去除短時脈沖波干擾的模擬或者數字方式；以及

D型觸發器，其時鐘C輸入所述符號邊緣信號，其數據D輸入所述延遲的下邊帶正相位數字信號，

所述數據時鐘恢復部，包括：異非門，用于比較所述延遲的下邊帶正相位數字信號和所述解調的數據信號，

相比于由所述一階高通過濾器和第二差動輸出比較器分離的上邊帶數字信號，由所述一階低通過濾器和第一差動輸出比較器分離的下邊帶數字信號要慢載波頻率的1/4周期，通過延遲電路再放慢載波頻率的1/4周期，并利用兩雙相位差以180度對齊的信號，安全地生成第一符號邊緣信號和第二符號邊緣信號，從而通過低功率用異步式很容易地進行數據解調，所述第一符號邊緣信號為通過所述第一異或門顯現的所述延遲的下邊帶正相位數字信號和所述上邊帶負相位數字信號的差異，所述第二符號邊緣信號為通過所述第二異或門顯現的所述延遲的下邊帶正相位數字信號和所述上邊帶負相位數字信號的差異，

所述延遲的下邊帶數字信號和所述上邊帶數字信號的相位以180度對齊時，變位短時脈沖波干擾被最小化的相位即，延遲的下邊帶為正相位而上邊帶為負相位的數字信號和延遲的下邊帶為負相位而上邊帶為正相位的數字信號，的兩對分別相反的相位，從而在符號邊緣和符號邊緣之間的延遲的下邊帶數字信號和上邊帶數字信號在相同的上升沿和相同的下降沿上分別進行比較，從而最大地減少抖動，減少短時脈沖波干擾，

通過層疊所述第一符號邊緣信號和所述第二符號邊緣信號生成短時脈沖波干擾被最小的所述第三符號邊緣信號，從而在再次減少短時脈沖波干擾的同時，將基于半導體制造工藝的CMOS FET的特性的差異和比較器輸入偏移問題而導致的變化通過互補的電路進行完善補充，從而提高電路的穩定性，并改善良品率。