[發明專利]具有內建流控制的無時鐘雙數據率鏈路

在審

• 申請號: 201580052786.4
• 申請日: 2015-09-25
• 公開（公告）號: CN106796568A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: L·J·米什拉;R·D·韋斯特費爾特;J·L·帕尼安
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 周敏,陳煒

L·米什拉、R·韋斯特費爾特和J·帕尼安

相關申請的交叉引用

本申請要求于2015年9月24日提交的美國非臨時專利申請號14/864,586的權益，該申請要求于2014年10月3日提交的美國臨時申請號62/059,798的權益，這兩篇申請均通過援引整體納入于此。

技術領域

本申請涉及數據通信，尤其涉及具有內建流控制的雙數據率通信。

背景

常規微處理器通常包括用于與其他實體進行通信的通用異步接收機/發射機(UART)接口。UART接口需要發射引腳(TX)、接收引腳(RX)、請求發送(RTS)引腳、以及清除發送(CTS)引腳。UART接口使用16倍比特率的過采樣時鐘。因此每個收到比特由十六個樣本表示。UART傳輸是非常直接了當的：為了發送二進制一，傳送UART接口將其TX引腳驅動至電源電壓VDD達如由其過采樣時鐘的十六個循環決定的比特時段歷時。接收UART接口使用其自己的過采樣時鐘來對其比特時段進行計數。二進制零的傳輸正好是補：傳送UART接口使其發射引腳接地達如通過其過采樣時鐘循環適當次數決定的比特時段歷時。UART接口將請求發送(RTS)引腳和清除發送(CTS)引腳用于流控制。具體而言，接收UART接口通過將其RTS引腳斷言為在其CTS引腳上在傳送UART接口處接收的電源電壓VDD來指示其準備好接收數據。因此，傳送UART接口僅在它看到其CTS引腳上的電壓被斷言時傳送。所得到的數據傳輸是以8比特幀的形式。

盡管UART接口是簡單且相對穩健的，但是其過采樣時鐘消耗相當大的功率，因為其必須振蕩而不論UART接口在傳送還是接收數據。另外，UART的幀大小固定為八比特。如果幀大小增大，則對過采樣時鐘的定時要求(關于保持發射機的時鐘與接收機的時鐘充分對準)變得越來越嚴格。相應地，在本領域中存在對容適靈活幀長度而無需使用過采樣時鐘的低功率同步數據接口的需求。

概述

提供了一種雙數據率接口，其避免了對過采樣時鐘的需求。如由該接口傳送的，幀開始于初始標志碼元，其中發射機將其發射引腳拉低至地并且釋放發射引腳，于是發射引腳被微弱地向電源電壓VDD拉回。該發射引腳通過傳輸線(總線)(諸如電路板跡線)耦合至接收機上的接收引腳。作為響應，接收機將其接收引腳放電為低至地以指示接收機準備好接收幀的第一比特。發射機隨后傳送該比特并且將總線釋放至其先前低狀態。對于每個后續比特，接收機將總線轉變成如由接收機用來觸發前一比特的傳輸的互補二進制狀態。如果接收機已經通過對總線放電來觸發幀中的先前比特的傳輸，則接收機由此將總線驅動為高至電源電壓VDD以觸發當前比特的傳輸。相反，如果接收機已經通過將總線驅動至電源電壓VDD來觸發幀中的先前比特的傳輸，則接收機通過將總線放電至地來觸發幀中的當前比特的傳輸。接收機作出的每個總線轉變可由此被認為包括或接收機獲取時鐘的上升沿(如果接收機將總線轉變為高至電源電壓)、或接收機獲取時鐘的下降沿(如果接收機將總線轉變為低至地)。發射機僅響應于接收機獲取時鐘邊沿轉變而傳送幀的當前比特。以此方式，流控制對于發射機的發射引腳與接收機上的對應接收引腳之間的單導線總線是“內建”的。

附圖簡述

圖1是包括一對各自具有如本文所公開的雙數據率接口的集成電路的系統的框圖。

圖2A是用于圖1的系統中的每個發射機的默認總線狀態的時序圖。

圖2B是圖2A的總線在幀傳輸期間的時序圖。

圖2C是包括其中接收機未準備好進行傳輸的時段的圖2A的總線的時序圖。

圖3是圖2B的總線的更詳細時序圖以及接收機中的獲取時鐘的對應經延遲版本。

圖4是根據本公開的各方面的雙數據率接口中的發射機和接收機的更詳細框圖。

圖5是包括具有根據本公開的一方面的雙數據率接口的集成電路的系統的示圖。

圖6是根據本公開的一方面的一種雙數據率接口中的接收機的操作方法的流程圖。

本公開的各方面及其優勢通過參考以下詳細描述而被最好地理解。應當領會，相同參考標記被用來標識在一個或多個附圖中所解說的相同元件。

詳細描述