[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201580052591.X
• 申請(qǐng)日: 2015-03-17
• 公開（公告）號(hào): CN107155369B
• 公開（公告）日: 2020-12-01
• 發(fā)明（設(shè)計(jì)）人: 山口直
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78;H01L29/788;H01L29/792;H01L27/11568;H01L27/11575
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 陳偉;閆劍平

1.一種半導(dǎo)體器件，其在半導(dǎo)體襯底的第一區(qū)域具有第一MISFET，其中，

所述第一MISFET具有：

第一柵極絕緣膜，其在所述第一區(qū)域中設(shè)于所述半導(dǎo)體襯底上方；

第一柵電極，其設(shè)于所述第一柵極絕緣膜上方；

第一雜質(zhì)區(qū)域，其在所述第一區(qū)域中構(gòu)成以夾著所述第一柵電極的方式設(shè)于所述半導(dǎo)體襯底中的第一源極區(qū)域的一部分及第一漏極區(qū)域的一部分；

第一硅化物層，其形成于所述第一雜質(zhì)區(qū)域上方且含有第一金屬和硅；以及

第二硅化物層，其形成于所述第一柵電極的上部且含有所述第一金屬和硅，

在所述第一硅化物層及所述第二硅化物層添加有與所述第一金屬不同的第二金屬，

所述第二硅化物層中的所述第二金屬的濃度低于所述第一硅化物層中的所述第二金屬的濃度，

在所述半導(dǎo)體襯底的與所述第一區(qū)域不同的第二區(qū)域還具有多個(gè)非易失性存儲(chǔ)單元，

所述多個(gè)非易失性存儲(chǔ)單元分別具有：

第二柵極絕緣膜，其在所述第二區(qū)域中設(shè)于所述半導(dǎo)體襯底上方；

第二柵電極，其設(shè)于所述第二柵極絕緣膜上方；

第三柵極絕緣膜，其在所述第二區(qū)域設(shè)于所述半導(dǎo)體襯底上方且具有電荷積累膜；

第三柵電極，其設(shè)于所述第三柵極絕緣膜上方；

第二雜質(zhì)區(qū)域，其在所述第二區(qū)域構(gòu)成以夾著所述第二柵電極及所述第三柵電極的方式設(shè)于所述半導(dǎo)體襯底中的第二源極區(qū)域的一部分及第二漏極區(qū)域的一部分；

第三硅化物層，其形成于所述第二雜質(zhì)區(qū)域上方且含有所述第一金屬和硅；

第四硅化物層，其形成于所述第二柵電極的上部且含有所述第一金屬和硅；以及

第五硅化物層，其形成于所述第三柵電極的上部且含有所述第一金屬和硅，

在所述第三硅化物層、所述第四硅化物層及所述第五硅化物層之中添加有所述第二金屬，

所述第四硅化物層中及所述第五硅化物層中的所述第二金屬的濃度低于所述第三硅化物層中的所述第二金屬的濃度。

2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，

在所述半導(dǎo)體襯底的與所述第一區(qū)域及所述第二區(qū)域不同的第三區(qū)域還具有第二MISFET，

所述第二MISFET具有：

第四柵極絕緣膜，其在所述第三區(qū)域中設(shè)于所述半導(dǎo)體襯底上方；

第四柵電極，其設(shè)于所述第四柵極絕緣膜上方且由金屬膜構(gòu)成；

第三雜質(zhì)區(qū)域，其在所述第三區(qū)域構(gòu)成以夾著所述第四柵電極的方式設(shè)于所述半導(dǎo)體襯底中的第三源極區(qū)域的一部分及第三漏極區(qū)域的一部分；以及

第六硅化物層，其形成于所述第三雜質(zhì)區(qū)域上方且含有所述第一金屬和硅，

在所述第六硅化物層之中添加有所述第二金屬，

所述第二硅化物層中的所述第二金屬的濃度低于所述第六硅化物層中的所述第二金屬的濃度。

3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，

所述第四柵極絕緣膜含有Hf和O。

4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，

所述第一金屬是鎳，所述第二金屬是鉑。

5.如權(quán)利要求4所述的半導(dǎo)體器件，其中，

所述第一MISFET是n溝道型MISFET，

連結(jié)所述第一MISFET的所述第一源極區(qū)域與所述第一漏極區(qū)域的方向是晶向指數(shù)為110或者100的方向。

6.如權(quán)利要求1所述的半導(dǎo)體器件，其中，

所述第一硅化物層的晶粒直徑小于所述第二硅化物層的晶粒直徑。