[發(fā)明專(zhuān)利]電子電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201580052318.7
• 申請(qǐng)日: 2015-08-19
• 公開(kāi)（公告）號(hào): CN107078161A
• 公開(kāi)（公告）日: 2017-08-18
• 發(fā)明（設(shè)計(jì)）人: M·艾曼·謝比卜;文杰·張
• 申請(qǐng)（專(zhuān)利權(quán)）人: 維西埃-硅化物公司
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L21/336
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 高偉,婁曉丹

1.一種電子電路，包括：

垂直溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，配置為控制至少1安培的電流；以及

電流檢測(cè)FET，配置為提供電信號(hào)作為所述MOSFET的漏極到源極電流的指示，

其中，所述電流檢測(cè)FET的電流檢測(cè)比大于15000。

2.根據(jù)權(quán)利要求1所述的電子電路，其中所述電流檢測(cè)FET的所述電流檢測(cè)比大于20000。

3.根據(jù)權(quán)利要求1所述的電子電路，其中所述電流檢測(cè)FET的所述電流檢測(cè)比大于29000。

4.根據(jù)權(quán)利要求1所述的電子電路，其中所述檢測(cè)-FET設(shè)置在所述MOSFET內(nèi)。

5.根據(jù)權(quán)利要求1所述的電子電路，其中所述檢測(cè)-FET與所述MOSFET物理地共享溝槽。

6.根據(jù)權(quán)利要求1所述的電子電路，其中所述MOSFET包括溝槽，并且其中所述溝槽包括彼此電隔離的至少兩個(gè)電極。

7.根據(jù)權(quán)利要求1所述的電子電路，其中所述MOSFET的柵極和漏極電耦合到所述電流檢測(cè)FET的柵極和漏極。

8.一種功率半導(dǎo)體器件，包括：

主垂直溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(主-MOSFET)，包括：

多個(gè)平行的主溝槽，其中所述主溝槽包括耦合到所述主-MOSFET的柵極的第一電極；以及

在所述主溝槽之間的多個(gè)主臺(tái)面，其中所述主臺(tái)面包括所述主MOSFET的主源極和主體；以及

電流檢測(cè)場(chǎng)效應(yīng)晶體管(檢測(cè)-FET)，包括：

多個(gè)檢測(cè)-FET溝槽，其中所述檢測(cè)-FET溝槽中的每一個(gè)包括所述主溝槽之一的部分；以及

在所述源極-FET溝槽之間的多個(gè)源極-FET臺(tái)面和體臺(tái)面，其中所述源極-FET臺(tái)面包括檢測(cè)-FET源極，所述檢測(cè)-FET源極與所述主-MOSFET的所述主源極電隔離。

9.根據(jù)權(quán)利要求8所述的功率半導(dǎo)體器件，其中所述多個(gè)平行的主溝槽中的每一個(gè)還包括耦合到所述主-MOSFET的所述主源極的主柵極電極。

10.根據(jù)權(quán)利要求9所述的功率半導(dǎo)體器件，其中所述源極-FET溝槽包括耦合到所述主-MOSFET的所述柵極的第一電極和與所述主柵極電極電隔離的第二電極。

11.根據(jù)權(quán)利要求8所述的功率半導(dǎo)體器件，其中所述主MOSFET的部分在至少三側(cè)上圍繞所述電流檢測(cè)FET。

12.根據(jù)權(quán)利要求11所述的功率半導(dǎo)體器件，還包括沒(méi)有表面金屬化的表面隔離區(qū)，其在所述至少三側(cè)上位于所述電流檢測(cè)-FET和所述主-MOSFET之間。

13.根據(jù)權(quán)利要求12所述的功率半導(dǎo)體器件，其中所述表面隔離區(qū)的部分形成在與所述平行主溝槽交叉的隔離溝槽之間。

14.根據(jù)權(quán)利要求8所述的功率半導(dǎo)體器件，還包括：

與所述平行主溝槽交叉的至少兩個(gè)第一隔離溝槽。

15.根據(jù)權(quán)利要求14所述的功率半導(dǎo)體器件，還包括：

多個(gè)第二隔離溝槽，形成在所述檢測(cè)-FET的有源區(qū)的外部，其中所述第二隔離溝槽中的每一個(gè)包括所述主溝槽之一的部分。

16.一種半導(dǎo)體器件，包括：

主-FET，所述主-FET包括主-FET源區(qū)；

電流檢測(cè)FET(檢測(cè)-FET)，配置為產(chǎn)生對(duì)應(yīng)于所述主-FET的漏源電流的信號(hào)，其中所述檢測(cè)-FET的柵極和漏極耦合到所述主-FET的柵極和漏極，所述檢測(cè)-FET包括：

形成在第一水平維度上的多個(gè)第一溝槽，配置為將檢測(cè)-FET源區(qū)與所述主-FET源區(qū)隔離，

其中所述溝槽中的每一個(gè)包括在垂直維度上的導(dǎo)體和電介質(zhì)的多個(gè)交替層；以及

在垂直水平維度上的至少一個(gè)第二溝槽，位于所述檢測(cè)-FET源區(qū)和所述主-FET源區(qū)之間并且配置為將所述檢測(cè)-FET源區(qū)與所述主-FET源區(qū)隔離；以及

緩沖區(qū)，其分離檢測(cè)-FET源區(qū)和所述主-FET源區(qū)。