[發(fā)明專利]使用轉換后備緩沖器來實現(xiàn)指令集不可知的運行時架構

有效

• 申請?zhí)枺?/td>: 201580051976.4
• 申請日: 2015-07-23
• 公開（公告）號: CN106716363B
• 公開（公告）日: 2021-04-09
• 發(fā)明（設計）人: M·阿布達拉
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/455
• 分類號: G06F9/455;G06F9/448;G06F8/41
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 何焜

1.一種用于不可知的運行時架構的系統(tǒng)，包括：

系統(tǒng)仿真/虛擬化轉換器；

應用代碼轉換器；以及

轉換器，其中系統(tǒng)仿真/虛擬化轉換器和應用代碼轉換器實現(xiàn)系統(tǒng)仿真過程，并且其中所述轉換器實現(xiàn)用于執(zhí)行來自訪客鏡像的代碼的系統(tǒng)和應用轉換過程，其中所述轉換器：

訪問多個訪客指令，包括多個訪客分支指令；

將所述多個訪客指令組裝到訪客指令塊中；

將所述訪客指令塊變換為對應的本機轉換塊；

將所述本機轉換塊存儲到本機高速緩存中；

將所述訪客指令塊到對應的本機轉換塊的映射存儲在轉換后備緩沖器CLB中，其中所述CLB包括多個級別；

在對訪客指令的后續(xù)請求之后，索引所述轉換后備緩沖器以確定命中是否發(fā)生了，其中所述映射指示所述訪客指令在所述本機高速緩存中具有對應的被轉換的本機指令；

響應于所述命中，轉發(fā)所述被轉換的本機指令以供執(zhí)行；

在每次執(zhí)行之后，更新在所述CLB的每個級別中的用于所述訪客指令塊或所述本機轉換塊的計數(shù)器；以及

在所述計數(shù)器達到閾值之后，由編譯器優(yōu)化所述訪客指令塊或所述本機轉換塊。

2.如權利要求1所述的系統(tǒng)，其特征在于，硬件取出邏輯組件獨立于處理器取出所述多個訪客指令。

3.如權利要求1所述的系統(tǒng)，其特征在于，所述轉換后備緩沖器包括高速緩存，所述高速緩存使用替換策略以維持其中存儲的最頻繁遇到的訪客指令塊到對應的本機轉換塊的映射。

4.如權利要求1所述的系統(tǒng)，其特征在于，轉換緩沖器被維持在系統(tǒng)存儲器內(nèi)，并且高速緩存一致性被維持在所述轉換后備緩沖器和所述轉換緩沖器之間。

5.如權利要求4所述的系統(tǒng)，其特征在于，所述轉換緩沖器大于所述轉換后備緩沖器，并且寫回策略用于維持所述轉換緩沖器和所述轉換后備緩沖器之間的一致性。

6.如權利要求1所述的系統(tǒng)，其特征在于，所述CLB的第一級實現(xiàn)為耦合到處理器的流水線的高速低等待時間高速緩存存儲器，其中所述CLB的第二級是受害高速緩存，并且其中所述CLB的第三級在主存儲器中。

7.一種具有不可知的運行時架構的微處理器，包括：

系統(tǒng)仿真/虛擬化轉換器；

應用代碼轉換器；以及

轉換器，其中系統(tǒng)仿真/虛擬化轉換器和應用代碼轉換器實現(xiàn)系統(tǒng)仿真過程，并且其中所述轉換器實現(xiàn)用于執(zhí)行來自訪客鏡像的代碼的系統(tǒng)和應用轉換過程，其中所述轉換器：

訪問多個訪客指令，包括多個訪客分支指令；

將所述多個訪客指令組裝到訪客指令塊中；

將所述訪客指令塊變換為對應的本機轉換塊；

將所述本機轉換塊存儲到本機高速緩存中；

將所述訪客指令塊到對應的本機轉換塊的映射存儲在轉換后備緩沖器CLB中，其中所述CLB包括多個級別；

在對訪客指令的后續(xù)請求之后，索引所述轉換后備緩沖器以確定命中是否發(fā)生了，其中所述映射指示所述訪客指令在所述本機高速緩存中具有對應的被轉換的本機指令；

響應于所述命中，轉發(fā)所述被轉換的本機指令以供執(zhí)行；

在每次執(zhí)行之后，更新在所述CLB的每個級別中的用于所述訪客指令塊或所述本機轉換塊的計數(shù)器；以及

在所述計數(shù)器達到閾值之后，由編譯器優(yōu)化所述訪客指令塊或所述本機轉換塊。

8.如權利要求7所述的微處理器，其特征在于，硬件取出邏輯組件獨立于所述處理器取出所述多個訪客指令。

9.如權利要求7所述的微處理器，其特征在于，所述轉換后備緩沖器包括高速緩存，所述高速緩存使用替換策略以維持其中存儲的最頻繁遇到的映射。

10.如權利要求7所述的微處理器，其特征在于，轉換緩沖器被維持在系統(tǒng)存儲器內(nèi)，并且高速緩存一致性被維持在所述轉換后備緩沖器和所述轉換緩沖器之間。