[發(fā)明專利]執(zhí)行及時(shí)優(yōu)化器用于執(zhí)行來自訪客鏡像的代碼的系統(tǒng)轉(zhuǎn)換器

有效

• 申請?zhí)枺?/td>: 201580051958.6
• 申請日: 2015-07-24
• 公開（公告）號: CN107077370B
• 公開（公告）日: 2021-04-27
• 發(fā)明（設(shè)計(jì)）人: M·阿布達(dá)拉
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F9/455
• 分類號: G06F9/455
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 何焜

1.一種用于不可知的運(yùn)行時(shí)架構(gòu)的系統(tǒng)，包括：

系統(tǒng)仿真轉(zhuǎn)換器或系統(tǒng)虛擬化轉(zhuǎn)換器；

應(yīng)用代碼轉(zhuǎn)換器；以及

系統(tǒng)轉(zhuǎn)換器，其中所述系統(tǒng)仿真轉(zhuǎn)換器或系統(tǒng)虛擬化轉(zhuǎn)換器結(jié)合所述應(yīng)用代碼轉(zhuǎn)換器實(shí)現(xiàn)系統(tǒng)仿真過程，并且其中所述系統(tǒng)轉(zhuǎn)換器實(shí)現(xiàn)用于執(zhí)行來自訪客鏡像的代碼的系統(tǒng)轉(zhuǎn)換過程；

其中所述系統(tǒng)轉(zhuǎn)換器執(zhí)行及時(shí)JIT優(yōu)化器，并且其中所述JIT優(yōu)化器通過檢查來自相同線程的后續(xù)加載中的相同存儲器地址來確保加載不在將要到相同存儲器地址的其他加載之前分派。

2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，被重排序的加載指令檢查將在引退之后停留在存儲隊(duì)列中直到所述被重排序的加載指令的原始位置的點(diǎn)。

3.如權(quán)利要求1所述的系統(tǒng)，其特征在于，加載檢查擴(kuò)展尺寸是通過在多個(gè)加載的數(shù)量上設(shè)置限制來確定的，被重排序的加載可以跳轉(zhuǎn)到所述多個(gè)加載之前。

4.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述JIT優(yōu)化器配置用于部分存儲排序存儲器一致性模型。

5.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述系統(tǒng)進(jìn)一步包括序列高速緩存以存儲被動態(tài)地轉(zhuǎn)換的序列。

6.如權(quán)利要求1所述的系統(tǒng)，其特征在于，進(jìn)一步包括基于動態(tài)序列塊的指令映射組件。

7.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述系統(tǒng)轉(zhuǎn)換過程利用多次優(yōu)化過程。

8.一種微處理器，包括：

系統(tǒng)仿真轉(zhuǎn)換器或系統(tǒng)虛擬化轉(zhuǎn)換器；

應(yīng)用代碼轉(zhuǎn)換器；以及

系統(tǒng)轉(zhuǎn)換器，其中所述系統(tǒng)仿真轉(zhuǎn)換器或系統(tǒng)虛擬化轉(zhuǎn)換器結(jié)合所述應(yīng)用代碼轉(zhuǎn)換器實(shí)現(xiàn)系統(tǒng)仿真過程，并且其中所述系統(tǒng)轉(zhuǎn)換器實(shí)現(xiàn)用于執(zhí)行來自訪客鏡像的代碼的系統(tǒng)轉(zhuǎn)換過程；

其中所述系統(tǒng)轉(zhuǎn)換器執(zhí)行及時(shí)JIT優(yōu)化器，并且其中所述JIT優(yōu)化器通過檢查來自相同線程的來自后續(xù)加載的相同存儲器地址來確保加載不在將要到相同存儲器地址的其他加載之前分派。

9.如權(quán)利要求8所述的微處理器，其特征在于，被重排序的加載指令檢查將在引退之后停留在存儲隊(duì)列中直到所述被重排序的加載指令的原始位置的點(diǎn)。

10.如權(quán)利要求8所述的微處理器，其特征在于，加載檢查擴(kuò)展尺寸是通過在多個(gè)加載的數(shù)量上設(shè)置限制來確定的，被重排序的加載可以跳轉(zhuǎn)到所述多個(gè)加載之前。

11.如權(quán)利要求8所述的微處理器，其特征在于，所述JIT優(yōu)化器配置用于部分存儲排序存儲器一致性模型。

12.如權(quán)利要求8所述的微處理器，其特征在于，所述微處理器進(jìn)一步包括序列高速緩存以存儲被動態(tài)地轉(zhuǎn)換的序列。

13.如權(quán)利要求8所述的微處理器，其特征在于，進(jìn)一步包括基于動態(tài)序列塊的指令映射組件。

14.如權(quán)利要求13所述的微處理器，其特征在于，所述系統(tǒng)轉(zhuǎn)換過程利用多次優(yōu)化過程。

15.一種計(jì)算機(jī)系統(tǒng)，包括：

微處理器，具有核和多個(gè)高速緩存，其中所述微處理器進(jìn)一步包括：

系統(tǒng)仿真轉(zhuǎn)換器或系統(tǒng)虛擬化轉(zhuǎn)換器；

應(yīng)用代碼轉(zhuǎn)換器；以及

系統(tǒng)轉(zhuǎn)換器，其中所述系統(tǒng)仿真轉(zhuǎn)換器或系統(tǒng)虛擬化轉(zhuǎn)換器結(jié)合所述應(yīng)用代碼轉(zhuǎn)換器實(shí)現(xiàn)系統(tǒng)仿真過程，并且其中所述系統(tǒng)轉(zhuǎn)換器實(shí)現(xiàn)用于執(zhí)行來自訪客鏡像的代碼的系統(tǒng)轉(zhuǎn)換過程；

其中所述系統(tǒng)轉(zhuǎn)換器執(zhí)行及時(shí)JIT優(yōu)化器，并且其中所述JIT優(yōu)化器通過檢查來自相同線程的來自后續(xù)加載的相同存儲器地址來確保加載不在將要到相同存儲器地址的其他加載之前分派。