[發(fā)明專利]利用鐵電電容器的CMOS模擬存儲(chǔ)器有效
| 申請(qǐng)?zhí)枺?/td> | 201580050633.6 | 申請(qǐng)日： | 2015-09-08 |
| 公開(kāi)（公告）號(hào)： | CN106716539B | 公開(kāi)（公告）日： | 2020-11-17 |
| 發(fā)明（設(shè)計(jì)）人： | 小約瑟夫·T·埃文斯 | 申請(qǐng)（專利權(quán)）人： | 拉迪安特技術(shù)公司 |
| 主分類號(hào)： | G11C11/22 | 分類號(hào)： | G11C11/22 |
| 代理公司： | 北京安信方達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11262 | 代理人： | 陸建萍;鄭霞 |
| 地址： | 美國(guó)新*** | 國(guó)省代碼： | 暫無(wú)信息 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 利用 電容器 cmos 模擬 存儲(chǔ)器 | ||
1.一種存儲(chǔ)器單元，包括：鐵電電容器；以及
電路，所述電路具有連接在第一端子與第二端子之間的第一電流路徑和第二電流路徑，其中，所述第一電流路徑包括與第一FET串聯(lián)連接的所述鐵電電容器，所述第一FET具有短路連接至所述第一FET的源極的柵極，并且所述第二電流路徑包括連接在所述第一端子與所述第二端子之間的第二FET。
2.如權(quán)利要求1所述的存儲(chǔ)器單元，其中，所述鐵電電容器由第一鐵電電容器端子和第二鐵電電容器端子表征，所述第一鐵電電容器端子連接至所述第一端子，并且其中，所述第一電流路徑包括：第三FET，所述第三FET具有連接至所述第二鐵電電容器端子的源極和連接至所述第一FET的漏極，所述第二FET具有連接至所述第二鐵電電容器端子的柵極。
3.如權(quán)利要求1所述的存儲(chǔ)器單元，其中，所述鐵電電容器由能夠存儲(chǔ)在所述鐵電電容器中的最大電荷表征，并且其中，所述存儲(chǔ)器單元進(jìn)一步包括連接至所述第一端子的寫(xiě)入電路，所述寫(xiě)入電路通過(guò)所述第一端子轉(zhuǎn)移電荷量，所述電荷量由輸入至所述寫(xiě)入電路的數(shù)據(jù)值確定并且獨(dú)立于所述最大電荷。
4.如權(quán)利要求3所述的存儲(chǔ)器單元，其中，所述數(shù)據(jù)值具有多于三個(gè)不同狀態(tài)。
5.如權(quán)利要求3所述的存儲(chǔ)器單元，進(jìn)一步包括讀取電路，所述讀取電路確定已經(jīng)由所述寫(xiě)入電路存儲(chǔ)在所述鐵電電容器中的電荷量。
6.如權(quán)利要求5所述的存儲(chǔ)器單元，其中，所述讀取電路包括：
復(fù)位電容器；
用于將所述復(fù)位電容器預(yù)充電至第一電壓的電路；
在所述復(fù)位電容器已經(jīng)被充電至所述第一電壓之后將所述復(fù)位電容器連接至所述鐵電電容器的電路；以及
在所述復(fù)位電容器已經(jīng)連接至所述鐵電電容器之后測(cè)量所述復(fù)位電容器上的電壓的電路。
7.如權(quán)利要求6所述的存儲(chǔ)器單元，其中，所述鐵電電容器由能夠存儲(chǔ)在所述鐵電電容器上的最大電荷以及飽和電壓表征，并且其中，所述第一電壓被選擇為使得當(dāng)與所述最大電荷相等的電荷從所述鐵電電容器轉(zhuǎn)移至所述復(fù)位電容器時(shí)，所述鐵電電容器處于大于所述飽和電壓的電壓下。
8.如權(quán)利要求5所述的存儲(chǔ)器單元，其中，所述鐵電電容器由能夠存儲(chǔ)在所述鐵電電容器上的最大電荷表征，并且其中，所述讀取電路確定為使所述鐵電電容器存儲(chǔ)所述最大電荷而必須向存儲(chǔ)在所述鐵電電容器中的電荷添加的電荷。
9.一種鐵電存儲(chǔ)器，包括：
多條寫(xiě)入線，每條寫(xiě)入線被連接到第一端子；
多條讀取線；
多個(gè)鐵電存儲(chǔ)器單元，被布置為多個(gè)行和列；所述寫(xiě)入線中的一條和所述讀取線中的一條由給定列中的所有所述鐵電存儲(chǔ)器單元共享，每個(gè)鐵電存儲(chǔ)器單元包括鐵電電容器、第一FET、寫(xiě)入柵極和讀取柵極，所述鐵電電容器連接在所述第一FET的柵極和源極之間，所述寫(xiě)入柵極將所述第一FET的所述源極連接到所述寫(xiě)入線，并且所述讀取柵極將所述第一FET的所述柵極連接到所述讀取線，所述第一FET的漏極連接到第二端子；
每條讀取線連接到第二FET的源極，所述第二FET的柵極短路連接到所述第二FET的源極并且所述第二FET的漏極連接到所述第二端子；
多條鐵電存儲(chǔ)器單元選擇總線，所述鐵電存儲(chǔ)器單元選擇總線之一與所述鐵電存儲(chǔ)器單元的每一行相對(duì)應(yīng)，所述行中的每個(gè)鐵電存儲(chǔ)器單元的所述寫(xiě)入柵極和所述讀取柵極連接到所述鐵電存儲(chǔ)器單元選擇總線；
寫(xiě)入電路，所述寫(xiě)入電路使電荷存儲(chǔ)在連接至所述寫(xiě)入線的所述鐵電存儲(chǔ)器單元的所述鐵電電容器中，所述電荷具有由輸入至所述寫(xiě)入電路的數(shù)據(jù)值確定的值；以及
讀取電路，所述讀取電路測(cè)量存儲(chǔ)在連接至所述讀取線的所述鐵電存儲(chǔ)器單元的所述鐵電電容器中的所述電荷以便生成輸出值，所述輸出值與存儲(chǔ)在所述鐵電電容器中的數(shù)據(jù)值相對(duì)應(yīng)。
10.如權(quán)利要求9所述的鐵電存儲(chǔ)器，其中，所述讀取線包括電流鏡的第一分支，并且所述鐵電存儲(chǔ)器單元處于所述電流鏡的第二分支中。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于拉迪安特技術(shù)公司，未經(jīng)拉迪安特技術(shù)公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201580050633.6/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
