[發明專利]電介質組合物、電介質元件、電子元件和層疊型電子元件

在審

• 申請號: 201580048497.7
• 申請日: 2015-09-08
• 公開（公告）號: CN106795058A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: G.田內
• 申請（專利權）人: 埃普科斯股份有限公司
• 主分類號: C04B35/462
• 分類號: C04B35/462;C04B35/47;C04B35/475;H01B3/12;H01G4/12
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 周蓉,楊思捷

技術領域

本發明涉及電介質組合物和采用所述電介質組合物的電介質元件，并且涉及電子元件和層疊型電子元件；更明確而言，本發明涉及有利地用于具有相對高額定電壓的中電壓和高電壓應用的電介質組合物、電介質元件、電子元件和層疊型電子元件。

現有技術

近年來，對電介質元件的微型化已存在巨大需求，因為電子電路達到更高密度，并且諸如層疊型陶瓷電容器的電子元件的微型化與增加的電容一起迅速進展，同時它們的應用也在擴展。隨此發生而需要各種特性。

例如，在諸如發動機電動計算機模塊(ECM)、燃料噴射裝置、電子控制節氣門、逆變器、變換器、高強度放電(HID)頭燈單元、混合式發動機電池控制單元和數字照相機的裝置中使用的中電壓和高電壓電容器通常具有超過100 V的額定電壓，因為它們在用于提供高電壓升高的電路中使用。換言之，諸如這些的中電壓和高電壓電容器在施加高DC偏壓時需要高介電常數和高電容量。

然而，常規電介質組合物是假設它們將在施加例如1 V/μm量級的低DC偏壓時使用而設計的。這意味著如果在施加高DC偏壓時使用具有包括常規電介質組合物的介電層的電子元件，則存在介電常數和電容量降低的問題。此問題在更高DC偏壓下變得更顯著，尤其在具有極薄層的層疊型陶瓷電容器中，因為介電常數和電容量趨向于降低。

為了解決上述問題，下文提及的專利文件1描述了含有主要組分的電介質組合物，所述主要組分包含：具有0.02重量%或更少的堿金屬氧化物含量的鈦酸鋇；選自氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩和氧化鐿中的至少一種化合物；鋯酸鋇，氧化鎂和氧化錳，所述主要組分由以下組成式表示：{BaO}_mTiO₂ + αR₂O₃ + βBaZrO₃ + γMgO + gMnO (其中R₂O₃為選自Eu₂O₃、Gd₂O₃、Tb₂O₃、Dy₂O₃、Ho₂O₃、Er₂O₃、Tm₂O₃和Yb₂O₃中的至少一種化合物；并且α、β、γ和g表示摩爾比率并在以下范圍內：0.001 ≤ α ≤ 0.06，0.005 ≤ β ≤ 0.06，0.001 < γ ≤ 0.12，0.001 < g ≤ 0.12，γ+g ≤ 0.13，以及1.000 < m ≤ 1.035)；并且所述電介質組合物含有相對于100摩爾的主要組分而言0.2-5.0摩爾量的作為SiO₂同等物的氧化硅作為輔助組分。

然而，雖然諸如專利文件1中所描述的那種的電介質組合物在施加5 V/μm的DC偏壓時具有相對大的介電常數，但在例如8 V/μm量級的甚至更高DC偏壓下具有高介電常數的電介質組合物將是期望的以便應對伴隨中電壓和高電壓電容器的微型化和更高電容的更薄層。

另外，在其中施加8 V/μm量級DC偏壓的環境下，需要足夠大的耐受場(例如，14 V/μm或更大)。

現有技術文獻

專利文獻

專利文獻1 JP 3334607 B2。

發明內容

待由本發明解決的問題

鑒于上文概述的狀況，本發明的目的在于提供電介質組合物，所述電介質組合物有利地用于具有相對高額定電壓的中電壓和高電壓應用、具有800或更大的相對高介電常數、并且當施加至少8 V/μm的DC偏壓時還具有14 V/μm或更大的耐受場，并且本發明的目的還在于提供采用所述電介質組合物的電介質元件、電子元件和層疊型電子元件。

此外，根據本發明，施加于電介質組合物、電介質元件、電子元件和層疊型電子元件的直流電流電場被稱為DC (直流)偏壓。此外，電介質組合物等的介電常數和電容量因所施加DC偏壓而變化的特性被稱為DC偏壓特性。此外，發生擊穿的電場被稱為耐受場。

用于解決問題的方式

為了實現上述目的，根據本發明的電介質組合物具有由(Bi_aNa_bSr_cLn_d)TiO₃表示的主要組分，