[發明專利]半導體元件及其制造方法

有效

• 申請號: 201580046342.X
• 申請日: 2015-08-06
• 公開（公告）號: CN106796889B
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 佐佐木公平;東脅正高;黃文海
• 申請（專利權）人: 株式會社田村制作所;國立研究開發法人情報通信研究機構
• 主分類號: H01L21/338
• 分類號: H01L21/338;H01L21/20;H01L21/336;H01L21/425;H01L29/24;H01L29/786;H01L29/812
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 徐謙;張艷鳳

1.一種半導體元件，具備：

包括包含受主雜質的β-Ga₂O₃系單晶的高電阻基板；

形成在上述高電阻基板上的未摻雜β-Ga₂O₃系單晶外延層；

側面被上述未摻雜β-Ga₂O₃系單晶外延層包圍的第1n型溝道層；以及

側面被上述未摻雜β-Ga₂O₃系單晶外延層包圍的第2n型溝道層，

上述未摻雜β-Ga₂O₃系單晶外延層是包含不到1×10¹⁵cm^-3的不希望的施主雜質和/或受主雜質的區域，

將上述第1n型溝道層和上述第2n型溝道層之間的上述未摻雜β-Ga₂O₃系單晶外延層作為絕緣性的元件分離區域。

2.一種半導體元件，具備：

包括包含受主雜質的β-Ga₂O₃系單晶的高電阻基板；

形成在上述高電阻基板上的未摻雜β-Ga₂O₃系單晶外延層；

除了表面以外的側面和基板側的底面被上述未摻雜β-Ga₂O₃系單晶外延層包圍的第1n型溝道層；以及

除了表面以外的側面和基板側的底面被上述未摻雜β-Ga₂O₃系單晶外延層包圍的第2n型溝道層，

上述未摻雜β-Ga₂O₃系單晶外延層是包含不到1×10¹⁵cm^-3的不希望的施主雜質和/或受主雜質的區域，

將上述第1n型溝道層和上述第2n型溝道層之間的上述未摻雜β-Ga₂O₃系單晶外延層作為絕緣性的元件分離區域。

3.根據權利要求1或2所述的半導體元件，

添加到上述第1n型溝道層和第2n型溝道層中的施主雜質的濃度設定得比上述未摻雜β-Ga₂O₃系單晶外延層的受主雜質的濃度高。

4.根據權利要求1或2所述的半導體元件，

是MESFET或MOSFET。

5.根據權利要求1或2所述的半導體元件，

上述未摻雜β-Ga₂O₃系單晶外延層位于上述高電阻基板和上述第1n型溝道層及第2n型溝道層之間。

6.一種半導體元件，具備：

包括包含受主雜質的β-Ga₂O₃系單晶的高電阻基板；

形成在上述高電阻基板上的含有低濃度受主雜質的β-Ga₂O₃系單晶外延層；

除了表面以外的側面和基板側的底面被上述含有低濃度受主雜質的β-Ga₂O₃系單晶外延層包圍的第1n型溝道層；以及

除了表面以外的側面和基板側的底面被上述含有低濃度受主雜質的β-Ga₂O₃系單晶外延層包圍的第2n型溝道層，

上述含有低濃度受主雜質的β-Ga₂O₃系單晶外延層是在包含不到1×10¹⁵cm^-3的不希望的施主雜質和/或受主雜質的未摻雜β-Ga₂O₃系單晶外延層摻雜了不到1×10¹⁶cm^-3的受主雜質的區域，

將上述第1n型溝道層和上述第2n型溝道層之間的上述含有低濃度受主雜質的β-Ga₂O₃系單晶外延層作為絕緣性的元件分離區域。