[發明專利]用于管理隱式預充電命令信令的方法、設備和系統

有效

• 申請號: 201580045605.5
• 申請日: 2015-08-19
• 公開（公告）號: CN106796560B
• 公開（公告）日: 2019-08-23
• 發明（設計）人: J·B·哈爾伯特;B·A·克里斯滕松;K·S·貝恩斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G11C7/10;G11C11/4076;G11C11/4093;G11C11/4094
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;劉瑜

用于在存儲器控制器和存儲器設備之間交換信息的技術和機制。在實施例中，存儲器控制器接收指示針對存儲器設備的用于訪問該存儲器設備的未決的統一激活命令的閾值數目的信息。由所述信息所指示的閾值數目小于未決的統一激活命令的理論最大數目，所述理論最大數目是基于所述存儲器設備的時間參數而定義的。在另一實施例中，所述存儲器控制器基于指示所述閾值數目的信息來限制將所述統一激活命令傳送至所述存儲器設備。

背景技術

1.技術領域

本發明涉及存儲器設備，更加特別地，涉及對易失性存儲器設備的存儲器單元的訪問。

2.背景技術

計算系統通常依賴存儲器設備來存儲信息。這樣的存儲器設備可以被劃分成兩種一般類型。第一，需要電力來維持所存儲的信息的正確性的易失性存儲器設備。第二，即使在切斷電力之后也能維持所存儲的信息的非易失性存儲器設備。

一種常見類型的易失性存儲器設備是動態隨機存取存儲器(DRAM)。DRAM設備通常提供超過機械存儲設備(例如，硬盤)的顯著改進的性能，同時與其他存儲器技術(包括并且最顯著地，靜態隨機存取存儲器(SRAM)設備)相比，其提供較低的成本、較高的存儲密度、以及較小的功率消耗。然而，這些好處以在訪問構成DRAM設備的存儲器單元時導致各種延遲為代價，這些延遲每隔固定的間隔發生，并且在緊鄰從存儲器單元讀取數據或者將數據寫入存儲器單元的每次訪問之前和之后的時段中發生。

DRAM通常將每比特的數據存儲在集成電路內的分離的電容中。由于電容漏電，信息最終消失，除非周期性地刷新電容的電荷。由于該刷新要求和其他設計考慮，DRAM設計師對于DRAM內的操作施加各種時間約束以維持正確性。一種這樣的約束是預充電要求。特別地，當請求訪問DRAM中的不同的行(也被稱為位線(BL))時，必須首先通過發出“預充電”命令來去激活當前行。預充電命令將使得感測放大器斷開并且使得位線被預充電以與作為高邏輯電平和低邏輯電平之間的中間值的電壓相匹配。在某一行預充電時段延遲(也被稱為tRP)之后，可以發出“激活”命令來激活待訪問的下一行。

附圖說明

在附圖的圖中作為示例而非限制示出了本發明的各種實施例，并且其中：

圖1示出了根據實施例的用于提供存儲器訪問的系統的元件的高級功能框圖。

圖2示出了根據實施例的用于生成存儲器訪問命令的存儲器控制器的元件的高級功能框圖。

圖3示出了根據實施例的響應于存儲器命令而提供對存儲器資源的訪問的存儲器設備的元件的高級功能框圖。

圖4示出了根據實施例的用于操作存儲器設備的方法的元素的流程圖。

圖5示出了根據實施例的用于生成存儲器控制命令的方法的元素的流程圖。

圖6示出了根據實施例的顯式預充電命令信令的交換的元素的時序圖。

圖7示出了根據實施例的隱式預充電命令信令的交換的元素的時序圖。

圖8示出了根據實施例的用于訪問存儲器資源的計算系統的元件的高級功能框圖。

圖9示出了根據實施例的用于訪問存儲器資源的移動設備的元件的高級功能框圖。

具體實施方式

在本文中不同地討論的實施例提供了用于限制將至少一種類型的統一命令從存儲器控制器傳送至存儲器設備的技術和/或機制。在一個這樣的實施例中，存儲器控制器包括電路，該電路用于接收指示可以在任何給定時間在存儲器設備處未決的統一命令的閾值數目的信息。該閾值數目可以區別于(例如，小于)同時未決的統一命令的理論最大數目。這樣的理論最大數目可以例如基于表征存儲器設備的操作的時間參數來定義。