[發(fā)明專利]非易失性存儲器模塊

在審

• 申請?zhí)枺?/td>: 201580045590.2
• 申請日: 2015-08-26
• 公開（公告）號: CN106663456A
• 公開（公告）日: 2017-05-10
• 發(fā)明（設(shè)計）人: M.普拉卡什;E.L.佩頓;J.K.格魯姆斯;D.齊亞卡斯;M.阿拉法;R.K.拉馬努延;D.王
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G11C5/04
• 分類號: G11C5/04;G11C7/10;G11C11/406;G11C14/00
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 張凌苗,劉春元

技術(shù)領(lǐng)域

本公開一般地涉及電子設(shè)備的領(lǐng)域。更特別地，本發(fā)明的一些實施例一般地涉及非易失性存儲器模塊。

背景技術(shù)

例如多核處理的系統(tǒng)架構(gòu)中的持續(xù)進(jìn)步和應(yīng)用中的進(jìn)步要求存儲器系統(tǒng)中的對應(yīng)進(jìn)步。非易失性存儲器系統(tǒng)提供勝過易失性存儲器的若干優(yōu)點。然而，將現(xiàn)有存儲器系統(tǒng)（例如雙列直插式存儲器模塊（DIMM））適配成結(jié)合非易失性存儲器的能力由于包括成本、功率管理和熱管理的若干因素而受限。

相應(yīng)地，將非易失性存儲器模塊結(jié)合到現(xiàn)有存儲器架構(gòu)中的技術(shù)可能發(fā)現(xiàn)實用。

附圖說明

參考附圖來提供詳細(xì)描述。在圖中，參考號碼的（一個或多個）最左數(shù)位標(biāo)識該參考號碼首次出現(xiàn)在其中的圖。不同附圖中的相同參考號碼的使用指示類似或相同的物品。

圖1是根據(jù)本文中討論的各種示例的包括存儲器模塊的系統(tǒng)的示意性框圖圖示。

圖2A-2B是可以根據(jù)本文中討論的各種實施例實現(xiàn)的非易失性存儲器模塊的示例性架構(gòu)的示意性框圖。

圖3是可以根據(jù)本文中討論的各種實施例實現(xiàn)的非易失性存儲器模塊的電氣架構(gòu)的示意性框圖。

圖4和5A-5B是圖示了根據(jù)本文中討論的各種實施例的實現(xiàn)非易失性存儲器模塊的方法中的操作的流程圖。

圖6-10是根據(jù)本文中討論的各種實施例的可以被適配成實現(xiàn)非易失性存儲器模塊的電子設(shè)備的示意性框圖圖示。

具體實施方式

在本文中描述了非易失性存儲器模塊，其被配置成以用于諸如雙數(shù)據(jù)速率（DDR）同步動態(tài)隨機(jī)存取存儲器（DDS SDRAM）之類的易失性存儲器的雙列直插式存儲器模塊（DIMM）形式因子操作。更特別地，在本文中描述了結(jié)合執(zhí)行功率管理功能的板載控制器的存儲器模塊，所述功率管理功能使能符合由聯(lián)合電子設(shè)備工程委員會（JEDEC）發(fā)布的針對DIMM的易失性存儲器（例如DDR SDRAM）標(biāo)準(zhǔn)的存儲器模塊，所述標(biāo)準(zhǔn)在2012年9月公布的文檔號碼JESD79-4下在www.jedec.org處的JEDEC網(wǎng)站處為公眾可用。為了實現(xiàn)這一點，可以將功率管理控制器結(jié)合到存儲器模塊上以將來自輸入功率軌（power rail）的功率從輸入電壓轉(zhuǎn)換成不同于輸入電壓的至少一個輸出電壓。功率管理控制器執(zhí)行下面更詳細(xì)描述的附加功能。

在以下描述中，闡述眾多特定細(xì)節(jié)以便提供對各種實施例的透徹理解。然而，可以在沒有特定細(xì)節(jié)的情況下實踐本發(fā)明的各種實施例。在其他實例中，并未詳細(xì)描述公知的方法、過程、組件和電路以便不使本發(fā)明的特定實施例模糊。進(jìn)一步地，可以使用各種部件來執(zhí)行本發(fā)明的實施例的各種方面，所述各種部件諸如集成半導(dǎo)體電路（“硬件”）、組織成一個或多個程序（“軟件”）的計算機(jī)可讀指令或硬件和軟件的某組合。出于本公開的目的，對“邏輯”的引用將意味著硬件、軟件或其某組合。

圖1是根據(jù)本文中討論的各種示例的包括存儲器模塊的系統(tǒng)的示意性框圖圖示。參考圖1，系統(tǒng)主存儲器100提供運行時數(shù)據(jù)存儲和向CPU 110提供對（未示出的）系統(tǒng)盤存儲存儲器的內(nèi)容的訪問。CPU 110可以包括高速緩存，其將存儲主存儲器100的內(nèi)容的子集。

在該實施例中存在兩個存儲器級別。主存儲器100包括被示出為近存儲器（DRAM）120的一個級別的易失性存儲器和被示出為遠(yuǎn)存儲器130的一個級別的存儲器。遠(yuǎn)存儲器可以包括易失性存儲器（例如靜態(tài)隨機(jī)存取存儲器（SRAM）、動態(tài)隨機(jī)存取存儲器（DRAM））、非易失性存儲器，或者可以包括非易失性存儲器，例如相變存儲器、NAND（閃速）存儲器、鐵電隨機(jī)存取存儲器（FeRAM）、基于納米線的非易失性存儲器、結(jié)合憶阻器技術(shù)的存儲器、諸如相變存儲器（PCM）之類的三維（3D）交叉點存儲器、磁阻隨機(jī)存取存儲器（MRAM）、自旋轉(zhuǎn)移扭矩存儲器（STT-RAM）或NAND閃存。在該實施例中，近存儲器120起遠(yuǎn)存儲器130的低等待時間和高帶寬（即，用于CPU 110訪問）高速緩存的作用，所述遠(yuǎn)存儲器130可能具有值得注意地較低的帶寬和較高的等待時間（即，用于CPU 110訪問）。

在該實施例中，近存儲器120由近存儲器控制器（NMC）125管理，而遠(yuǎn)存儲器130由遠(yuǎn)存儲器控制器（FMC）135管理。FMC 135將遠(yuǎn)存儲器130作為主存儲器報告給系統(tǒng)操作系統(tǒng)（OS）——即系統(tǒng)OS將遠(yuǎn)存儲器130的大小識別為系統(tǒng)主存儲器100的大小。系統(tǒng)OS和系統(tǒng)應(yīng)用“未意識到”近存儲器120的存在，因為其是遠(yuǎn)存儲器130的“透明”高速緩存。