[發明專利]時間-數字轉換器

有效

• 申請號: 201580044466.4
• 申請日: 2015-02-03
• 公開（公告）號: CN107077099B
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 吳影;羅伯特·斯達世斯;毛懿鴻
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種時間?數字轉換器(300、400)包含：用于接收時域輸入信號(Tin)的輸入(302、402)；用于提供數字輸出信號(Dout)的輸出(306、406)；耦合到所述輸入(302、403)并耦合到第一節點(308、408)的時間寄存器(305、405)；耦合到所述時間寄存器(305、405)用于在所述輸出(306、406)處提供所述數字輸出信號(Dout)的時間量化器(307、407)；以及耦合到所述輸出(306、406)用于在所述第一節點(308、408)處提供反饋信號(E、Q_err)的數字?時間轉換器(309、409)。

技術領域

本發明涉及一種用于基于時域輸入信號提供數字輸出信號的時間-數字轉換器。本發明進一步涉及一種高階時間-數字轉換器，具體地說是，一種用于提供作為時域輸入信號的數字表示的包含噪聲整形量化誤差的數字輸出信號的高階時間-數字轉換器。

背景技術

一般來說，時間-數字轉換器(time to digital converter，TDC)是用于識別事件并提供所述事件出現的時間的數字表示的裝置。時間-數字轉換器，或也被稱為時間數字化器，通常用于測量時間間隔并將其轉換成數字輸出。TDC用于應確定兩個信號脈沖之間的時間間隔的許多不同應用中。當信號脈沖的上升沿或下降沿越過預定義閾值時，開始和停止測量。

目前存在許多不同類型的TDC。游標TDC使用兩個延時線，具有t1和t2的相應逆變器延時。通過延時差t1-t2(假定t1>t2)給出有效時間分辨率。由于通過極小延時差確定時間分辨率，因此需要非常大量的逆變器級以覆蓋大檢測范圍，這引起延時不匹配并同時增加功耗。利用例如逆變器的上升時間和下降時間之間的差的脈沖收縮TDC嚴重受工藝-電壓-溫度(process-voltage-temperature，PVT)變化的影響。時間放大TDC以與兩步A/D轉換器相同的方式放大來自粗TDC的時間殘余，其接著在精細TDC中解析，具有相同的隨之而來的線性問題(關鍵取決于PVT變化)。無源相位內插TDC使用無源裝置來獲得子選通延時，但是其精確度受到內插電阻器之間的輸出節點上的寄生電容限制。選通環形振蕩器TDC(gated-ring oscillator TDC，GRO TDC)具有噪聲整形特性。量化噪聲在如一階ΔΣ調制器中的頻率中整形，即，其大部分朝向較高頻率推送。由于GRO TDC在高頻率中運行，即，在幾千兆Hz中運行，因此功耗非常高，并且一階噪聲整形會限制其帶寬。

需要改進時間-數字轉換器的精確性。具體地說，需要將時間-數字轉換器(time-to-digital converter，TDC)分辨率改進為約1ps，所述分辨率是比通過給定加工技術中的逆變器延時的延時提供的數量級更好的數量級。此類TDC分辨率極其具有挑戰性，但是如今在低功率移動應用中，例如在基于全數字PLL(all-digital PLL，ADPLL)的蜂窩式電話中很需要。

發明內容

本發明的目的是改進時間-數字轉換器的精確性，具體來說，將時間-數字轉換器的分辨率改進為約1-2ps。

此目的通過獨立權利要求的特征得以實現。進一步的實施形式通過從屬權利要求、說明書和附圖清楚可見。

為了詳細描述本發明，將使用以下術語、縮寫以及符號：

TDC：時間-數字轉換器

DTC：數字-時間轉換器

PLL：鎖相回路

ADPLL：全數字PLL

PVT：工藝-電壓-溫度

GRO：選通環形振蕩器

ADC：模數轉換器

DAC：數模轉換器