[發明專利]高速芯片間通信用多電平驅動電路

有效

• 申請號: 201580034289.1
• 申請日: 2015-06-24
• 公開（公告）號: CN106664071B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 羅杰·烏爾里奇
• 申請（專利權）人: 康杜實驗室公司
• 主分類號: H03H7/40
• 分類號: H03H7/40;H04L25/49
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

1.一種信號發生器，其特征在于，所述信號發生器包括：

具有一延遲輸入和多個輸出節拍的數字延遲電路，該多個輸出節拍至少包括一主節拍和一延遲節拍；

并行設置的多個驅動器分片，每個驅動器分片具有一數字驅動器輸入和一分片輸出，每個驅動器分片運作為產生一信號，所述信號的信號電平由所述數字驅動器輸入決定，其中，每個驅動器分片包括：

多個具有第一端和第二端的電阻性元件，每個所述電阻性元件的第一端連接于所述分片輸出；以及

對于每個所述電阻性元件，還具有與該電阻性元件的第二端連接的電壓切換電路，該電壓切換電路設置為將所述電阻性元件的第二端選擇性地連接至由至少兩個恒電壓節點組成的一組恒電壓節點中的相應恒電壓節點，所述電壓切換電路由所述數字驅動器輸入控制；

連接至所述分片輸出的一公共輸出節點；以及

對于每個所述驅動器分片，還具有一預驅動器切換電路，該預驅動器切換電路運作為將相應驅動器分片的數字輸入選擇性地連接至一組驅動器輸入源中的一個驅動器輸入源，所述一組驅動器輸入源至少包括所述主節拍和所述延遲節拍。

2.如權利要求1所述的信號發生器，其特征在于，還包括與每個所述驅動器分片相連的禁用電路，通過對所述驅動器分片的選擇性禁用對所述信號發生器的輸出阻抗進行調節。

3.如權利要求1所述的信號發生器，其特征在于，所述一組驅動器輸入源還包括一靜態輸入，且每個所述驅動器分片運作為當連接至所述靜態輸入時產生一靜態信號。

4.如權利要求1所述的信號發生器，其特征在于，每個所述驅動器分片均具有與所述數字驅動器輸入無關的輸出阻抗。

5.如權利要求1所述的信號發生器，其特征在于，所述數字延遲電路還包括一提前節拍，其中，所述一組驅動器輸入源包括所述提前節拍，且所述主節拍相對于所述提前節拍延遲一個發送間隔。

6.如權利要求1所述的信號發生器，其特征在于，還包括所述延遲節拍和所述驅動器分片之間的數字逆變電路。

7.如權利要求1所述的信號發生器，其特征在于，每個所述驅動器分片還包括數字逆變電路，所述數字逆變電路運作為當所述驅動器分片的數字輸入連接至所述延遲節拍時，將所述數字驅動器輸入反轉。

8.如權利要求1所述的信號發生器，其特征在于，所述數字延遲電路包括一先進先出緩沖器。

9.一種信號發生器的操作方法，其特征在于，所述方法包括：

從輸入符號值流中獲取主符號值流；

從所述輸入符號值流中獲取延遲符號值流；

將所述主符號值流以及所述延遲符號值流提供于多個驅動器分片，并且對于所述多個驅動器分片中的每個相應驅動器分片：

將與該驅動器分片連接的相應電阻性元件選擇性地連接至選自一組恒電壓節點的相應恒電壓節點，該恒電壓節點的選擇基于數字驅動器輸入；以及

通過與該驅動器分片相關聯的相應預驅動器切換電路，將該驅動器分片的所述數字驅動器輸入選擇性地連接至一組驅動器輸入源中的一個驅動器輸入源，所述一組驅動器輸入源至少包括所述主符號值流以及所述延遲符號值流。

10.如權利要求9所述的方法，其特征在于，基于連接至所述信號發生器的傳輸信道的信道特性，對每個相應驅動器分片的所述數字驅動器輸入進行選擇性連接。

11.如權利要求9所述的方法，其特征在于，所述多個驅動器分片還包括一定數目個無效驅動器分片，該無效驅動器分片的數目選擇為實現所述信號發生器的輸出阻抗的調節。

12.如權利要求9所述的方法，其特征在于，所述多個驅動器分片還包括一定數目個靜態驅動器分片，該靜態驅動器分片的數目選擇為實現所述信號發生器的靜態輸出信號的調節。